譯者的話：很多同學(xué)可能對(duì)半導(dǎo)體尖端制造工藝更感興趣，畢竟 5nm,、3nm 這些詞聽(tīng)起來(lái)就格外的一顆賽艇,。不過(guò)行業(yè)不是整天在說(shuō)“摩爾定律停滯/放緩”嗎？大體上說(shuō)的就是晶體管器件微縮的速度變慢了,，那么驅(qū)動(dòng)整個(gè)電子科技行業(yè)的底層技術(shù)也就變慢了,，做不到 12-18 個(gè)月單位面積的晶體管數(shù)量翻番。

幾年前就看到有人提出 More than Moore 還有“超越摩爾”之類(lèi)的市場(chǎng)營(yíng)銷(xiāo)詞匯,。包括現(xiàn)在有像 Synopsys 這樣的 EDA 公司提出 SysMoore 從系統(tǒng)層面來(lái)延續(xù)摩爾定律,。其實(shí)這些都離不開(kāi)先進(jìn)封裝工藝的發(fā)展。

“封裝”“封裝”,，應(yīng)該是說(shuō)把芯片給密封,、包裝起來(lái)把？放在紙盒子里,？一般我們說(shuō),，“封裝”要達(dá)成的是對(duì)芯片的支撐和機(jī)械保護(hù),，以及把電信號(hào)從芯片上引出來(lái),。在封裝技術(shù)上做文章，也就是現(xiàn)在我們常說(shuō)的“先進(jìn)封裝”工藝,，應(yīng)該是當(dāng)代半導(dǎo)體制造技術(shù)發(fā)展的一個(gè)主旋律,。

所以我預(yù)計(jì)會(huì)翻譯 4-5 篇這方面的技術(shù)文章，個(gè)人感覺(jué)都還相對(duì)通俗易懂,，且比較有科普價(jià)值的,。期望對(duì)各位半導(dǎo)體技術(shù)愛(ài)好者有幫助吧。本文是此系列文章的第一篇,，我覺(jué)得可以作為先進(jìn)封裝技術(shù)的一個(gè)概覽,，從“形式”上讓各位同學(xué)對(duì)“封裝”有個(gè)基本的概念。后面的幾篇會(huì)做進(jìn)一步的深入,。

原文標(biāo)題：Semiconductor Packaging History and Primer,，作者：Doug O'Laughlin

個(gè)人轉(zhuǎn)載的請(qǐng)隨意,，但起碼標(biāo)明原文地址和我這個(gè)譯者吧（畢竟我翻譯的文章都有濃重的個(gè)人風(fēng)味...）...

正文開(kāi)始：

封裝（packaging）原本是半導(dǎo)體制造流程后面的一道工序,。將小片的硅造出來(lái),，然后用某種方法把它連接到什么板子上。隨著摩爾定律的發(fā)展,，工程師們認(rèn)為應(yīng)當(dāng)充分利用芯片的各個(gè)組成部分,、工序，包括封裝,，讓最終產(chǎn)品達(dá)到最佳狀態(tài),。采用更優(yōu)的封裝方式，能夠帶來(lái)很多好處,，比如說(shuō)更厚的金屬片提供了更好的導(dǎo)電性,，還有像是 I/O 問(wèn)題——也仍是半導(dǎo)體產(chǎn)品需要考慮的最重要的問(wèn)題之一。

只不過(guò)以前,，封裝企業(yè)并不像傳統(tǒng)的前道（front-end）制造工藝企業(yè)那樣受重視,。封裝供應(yīng)鏈常被稱(chēng)作“后道”（back-end），被視為成本中心,，類(lèi)似于銀行的前廳和后勤辦公室的關(guān)系,。但現(xiàn)在前道生產(chǎn)工藝的器件縮放進(jìn)度放緩，那么新的技術(shù)熱點(diǎn)也就隨之轉(zhuǎn)移,，封裝也就受到了重視,。本文將討論各種封裝工藝，讓你了解包括 2.5D,、3D 封裝等在內(nèi)的概念究竟是什么意思,。

下面這張圖是封裝技術(shù)一個(gè)簡(jiǎn)單的層級(jí)關(guān)系，來(lái)自于某個(gè)油管課程,。建議有時(shí)間的同學(xué)前往觀看,。這個(gè)課程展示了封裝技術(shù)從過(guò)去到現(xiàn)在的發(fā)展情況。

簡(jiǎn)單的進(jìn)化路徑 DIP > QFP > BGA > POP/SiP > WLP

顯然有挺多不同的封裝技術(shù)的,，不過(guò)我們只談?wù)勂渲泻?jiǎn)單的一些——具有一定的代表性,，然后再談?wù)劕F(xiàn)在的一些技術(shù)。下面這張圖作為高層級(jí)的一個(gè)總攬,，也相當(dāng)不錯(cuò),，雖然這張圖有些過(guò)時(shí)了，但內(nèi)容上沒(méi)什么問(wèn)題,。

在封裝技術(shù)發(fā)展初期,，陶瓷、金屬罐（metal cans）很常見(jiàn),；密封以達(dá)成最佳可靠性,。這類(lèi)方案絕大部分應(yīng)用于航天,、軍用領(lǐng)域——這些領(lǐng)域的可靠性要求非常高。不過(guò)這樣的要求對(duì)于日常民用設(shè)備而言就沒(méi)有必要了,，于是我們開(kāi)始采用塑料封裝以及 DIP（dual in-line packaging,，雙列直插式封裝）。

DIP 最早是在 20 世紀(jì) 70 年代引入的,。在表面貼裝技術(shù)出現(xiàn)以前,，DIP 在大約 10 年的時(shí)間里成為一項(xiàng)標(biāo)準(zhǔn)。DIP 采用塑料外殼,，包圍半導(dǎo)體器件,；有兩排伸出的 pin 腳——名為引線框（leadframes）——連接到 PCB 板，如下圖所示,。

內(nèi)部的芯片 die 通過(guò)焊線（bonding wire）連接到兩側(cè)的引線框,，引線框連接到 PCB 板

DIP 是于 1964 年由仙童半導(dǎo)體打造的。DIP 封裝現(xiàn)在是具備了象征意義的,，其設(shè)計(jì)方案在當(dāng)時(shí)也比較好理解,。Die 完全密封在樹(shù)脂里面，達(dá)成較高的可靠性,，且成本較低,。早期不少頗具代表性的半導(dǎo)體器件都采用這種封裝方式。Die 是通過(guò)引線連接到外部的引線框的,，也就讓這種封裝方式稱(chēng)為“引線鍵合（wire-bonding）”,，后文還將詳細(xì)介紹。

下面這顆芯片是 Intel 8008,，應(yīng)該是最早的一批現(xiàn)代微處理器了,。注意這顆芯片就采用了具代表性的 DIP 封裝。類(lèi)似于這種看起來(lái)像蜘蛛形態(tài)的半導(dǎo)體器件,，那就表明是 DIP 封裝了,。

Intel 最早的微處理器，8008 家族

這樣的金屬片會(huì)焊到 PCB 板上,，令其與其他電子器件和系統(tǒng)其余部分連接,。下面這張圖展示的,，就是焊到 PCB 板上的樣子,。

PCB 本身通常由銅和非導(dǎo)電材料層積而成。PCB 能夠從不同位置導(dǎo)通電信號(hào),，實(shí)現(xiàn) PCB 板上的器件互聯(lián)互通,。PCB 板上不同電路器件之間會(huì)有很精細(xì)的線路連接，這些線路嵌入在主板上,，扮演著導(dǎo)管的作用,。上圖的這個(gè)模塊自然是封裝過(guò)后的器件,，不過(guò)其實(shí)從系統(tǒng)層級(jí)來(lái)看，PCB 板也可認(rèn)為是最高層級(jí)的封裝形式,。

DIP 的傳奇故事當(dāng)然不止于此,，不過(guò)接下來(lái)我們就來(lái)談?wù)勏乱粋€(gè)時(shí)代的封裝技術(shù)：表面貼裝（Surface Mount Packaging）吧。

表面貼裝簡(jiǎn)稱(chēng) SMT,。顧名思義,，表面貼裝是直接貼裝到 PCB 的表面上。這樣一來(lái) PCB 板能容納更多組件,，單基板實(shí)現(xiàn)了更低的成本,。下面這張圖就是典型的表面貼裝應(yīng)用。

這種封裝方案有很多不同的變體,。在半導(dǎo)體創(chuàng)新發(fā)展的全盛時(shí)期,，這樣的封裝技術(shù)在較長(zhǎng)時(shí)間里扮演著重要角色。這里需要注意的是,，原本 DIP 上的兩排引線框,，換成了 4 邊都有了引線。值得一提的是,，封裝技術(shù)的發(fā)展,，在于占據(jù)越來(lái)越小的空間，同時(shí)增大連接帶寬,。每次技術(shù)演進(jìn),，都是期望在這方面做文章。

這項(xiàng)工藝曾經(jīng)是手工完成的,，當(dāng)然現(xiàn)在已經(jīng)高度自動(dòng)化了,。除此之外，這項(xiàng)技術(shù)其實(shí)也給 PCB 帶來(lái)了不少問(wèn)題,，比如說(shuō) popcorning,。Popcorning 是指塑料封裝內(nèi)部存在的濕氣，在焊接過(guò)程中被加熱,，則導(dǎo)致在快速加熱,、冷卻的過(guò)程里，PCB 產(chǎn)生問(wèn)題,。此處值得一提的是,，每次封裝工藝進(jìn)步，都意味著復(fù)雜度在增加,、出錯(cuò)率也在增加,。

隨著半導(dǎo)體性能持續(xù)進(jìn)化，封裝技術(shù)的要求也越來(lái)越高,。在此期間 QFN（quad-flat no-leads,，方形扁平無(wú)引腳封裝）和其他表面貼裝技術(shù)其實(shí)也在持續(xù)發(fā)展,，不過(guò)我想介紹一下隨后的封裝技術(shù)——這些封裝設(shè)計(jì)也成為后續(xù)技術(shù)發(fā)展的開(kāi)端。首先是 BGA 封裝（Ball Grid Array packaging,，球柵陣列封裝),。

這些球或者說(shuō)凸起，名為焊接凸點(diǎn)/焊球

這就是 BGA 球柵陣列的樣子,，可以直接把一片硅和 PCB 連起來(lái),，或者是連接到 PCB 板更下層的基板上，而不像之前的表面貼裝技術(shù)那樣只能局限在四邊,。

所以 BGA 封裝本質(zhì)上也屬于封裝技術(shù)發(fā)展的必然,，即占據(jù)更小的空間、達(dá)成更多的連接點(diǎn),。BGA 封裝是把一個(gè)封裝模塊直接連接到另一個(gè)模塊（譯者注：也就是 PCB）上,，而不再是通過(guò)精細(xì)的連線。這樣一來(lái)能夠達(dá)成更高的密度,、更好的 I/O 表現(xiàn),，與此同時(shí)也增加了復(fù)雜度——BGA 封裝是否正常工作是需要仔細(xì)檢查的。此前 BGA 封裝需要從視覺(jué)上去觀察和測(cè)試?，F(xiàn)在我們已經(jīng)看不到封裝的樣子了,，需要藉由 X 光等更復(fù)雜的技術(shù)來(lái)進(jìn)行檢查。

像焊接凸點(diǎn)這樣的方案,，目前仍然是鍵合的一個(gè)主要技術(shù),，是模塊之間互連最常見(jiàn)的類(lèi)型。

接下來(lái)就該談?wù)劗?dāng)代的封裝技術(shù)了,。其實(shí)前文談到的不少方案今天依然在應(yīng)用,，只不過(guò)當(dāng)代涌現(xiàn)出了更多的封裝類(lèi)型——其中的一些技術(shù)將來(lái)也會(huì)變得更普及。接下來(lái)我就談?wù)勥@些技術(shù),。需要指出的是,，其中的一些技術(shù)其實(shí)在很多年以前就已經(jīng)發(fā)明出來(lái)了，但受限于成本,，此前一直沒(méi)有廣泛應(yīng)用,。

這應(yīng)該是現(xiàn)在你們經(jīng)常看到或者聽(tīng)到的一種常見(jiàn)的封裝技術(shù),。很高興我能在這兒給倒裝芯片下個(gè)定義,，因?yàn)槲疫€從來(lái)沒(méi)有在別的地方看到對(duì)這項(xiàng)技術(shù)滿意的解釋。芯片倒裝是由 IBM 發(fā)明的,，經(jīng)常被簡(jiǎn)寫(xiě)成 C4,。實(shí)際上芯片倒裝并不是一種獨(dú)立的封裝形式,，它描述的是某一種封裝形態(tài),。它也需要搭配 die 上的焊接凸點(diǎn),。互連不是通過(guò)引線鍵合達(dá)成的,，而且在封裝的時(shí)候,，芯片是翻轉(zhuǎn)過(guò)來(lái),，面朝其他芯片,；兩者中間當(dāng)然需要連接介質(zhì)；所以被稱(chēng)作“倒裝”芯片,。

這句話可能還是很費(fèi)解,，所以我打算舉個(gè)例子——來(lái)自維基百科,，我覺(jué)得是比較好理解的。我們來(lái)談?wù)勥@其中的步驟,。

1.首先 IC 從晶圓上造出來(lái),；

2.芯片表面形成金屬層的 pad；（譯者注：原句為 Pads are metalized on the surface of the chip）

3.Pad 上沉積出焊接點(diǎn),；

4.把芯片從晶圓上切下來(lái),；

5.把芯片倒過(guò)來(lái)，如此一來(lái)這些焊接球就面向了電路,；

6.焊接球再度融化,；

7.然后再填充絕緣的膠粘劑

（譯者注：個(gè)人感覺(jué)這個(gè)解釋仍然不夠完備，尤其是沒(méi)有解釋為什么要這么做,，以及到底什么樣的芯片用了倒裝方案,。實(shí)際上我們現(xiàn)在所見(jiàn)的很多基于尖端工藝的芯片，比如 Intel 酷睿處理器基本都是芯片倒裝,。另外,，某些企業(yè)也將芯片倒裝稱(chēng)作“先進(jìn)封裝工藝”...這部分將在未來(lái)翻譯的文章里做更詳細(xì)的解釋...）

注意倒裝芯片和引線鍵合（wirebond）是不同的。還記得上面的 DIP 封裝嗎,？那就是基于引線鍵合,，die 藉由引線連接到另一片金屬上，最終焊接到 PCB 板,。引線鍵合已經(jīng)不是某一種特定的技術(shù)方案了,，而是一類(lèi)技術(shù)的統(tǒng)稱(chēng)，可以衍生出各種不同形態(tài)的封裝方案,。我認(rèn)為,，這是描述倒裝芯片最好的方法。引線鍵合相對(duì)于倒裝芯片而言,，是某種前置技術(shù)（譯者注：原句為 Wirebond is a precursor to filp-chip to be clear,；這句話可能也是著重在表達(dá)這兩個(gè)詞是不同層級(jí)的描述方式）。

這部分了解到這個(gè)程度也就可以了。實(shí)際上每種形式的封裝方案都有不同的變體,。順帶一提,，KLIC（庫(kù)力索法半導(dǎo)體）是這一領(lǐng)域的市場(chǎng)領(lǐng)導(dǎo)者，談到舊封裝技術(shù),，就應(yīng)該想到這家公司,。

進(jìn)入“先進(jìn)封裝”半導(dǎo)體時(shí)代還是相當(dāng)漫長(zhǎng)，我期望談?wù)勀承└邔蛹?jí)的概念,。這里面其實(shí)有多個(gè)層級(jí)的“封裝”要談,。前面我們?cè)谡劦慕^大部分封裝，是專(zhuān)注在芯片到 PCB 的封裝,；而先進(jìn)封裝要從手機(jī)開(kāi)始說(shuō),。

從各個(gè)層面來(lái)看，手機(jī)都可以說(shuō)是先進(jìn)封裝誕生的巨大前提,。這其實(shí)也很合理,，畢竟手機(jī)是以那么小的體積裝下那么多的晶體管和硅相關(guān)技術(shù)，比筆記本和電腦密集多了,。而且一切都需要被動(dòng)散熱,，還必須盡可能地薄。每年蘋(píng)果和三星都會(huì)發(fā)布性能更強(qiáng),、但外形更薄的手機(jī),，這也就驅(qū)動(dòng)了封裝技術(shù)的發(fā)展。我下面要談的很多概念都是從智能手機(jī)封裝開(kāi)始的,，并且最終將這樣的技術(shù)在半導(dǎo)體行業(yè)的更多應(yīng)用上普及開(kāi),。

芯片級(jí)封裝描述的范圍其實(shí)比較廣,，原本的意思是達(dá)到芯片尺寸的封裝,。其確切定義應(yīng)該是描繪某一個(gè)封裝模塊，其尺寸不大于內(nèi)部 die 尺寸的 1.2 倍,，必須為單 die 且可連接,。前面其實(shí)已經(jīng)引入過(guò) CSP 的概念了，就是在倒裝芯片的部分,。不過(guò) CSP 還是藉由智能手機(jī),，將技術(shù)帶到了新的高度。

本世紀(jì) 10 年代,，CSP 幾乎成為一種標(biāo)準(zhǔn),；上面這張圖的一切封裝尺寸，都大約是芯片 die 尺寸的 1.2 倍左右,，極盡所能地節(jié)約占板面積,。CSP 也有多種不同類(lèi)型，包括倒裝芯片、right substrate（,？這是啥,，歡迎評(píng)論補(bǔ)充）等其他技術(shù)。不過(guò)其實(shí)知道其中細(xì)節(jié)對(duì)你們應(yīng)該也不會(huì)有多大幫助,。

這里其實(shí)還有一種更小的方案,，屬于“終極版”芯片級(jí)封裝尺寸,，或者可以叫晶圓級(jí)封裝?；旧暇褪菍⒎庋b直接放到 die 身上,；在此，封裝就是 die 本身,。它比最高層級(jí)的 I/O 還要薄,，顯然也非常難于制造。先進(jìn)封裝解決方案當(dāng)前仍在 CSP 級(jí)別,，但未來(lái)將完全轉(zhuǎn)向晶圓級(jí),。

這樣的進(jìn)化方向很有趣，封裝某種程度上是被硅包含在內(nèi)了,。芯片即為封裝,，封裝即為芯片。這樣的方案比在芯片上焊?jìng)€(gè)錫球就貴多了,，那為什么還要用這樣的方案呢,？為什么我們還在追求高級(jí)封裝呢？（譯者注：個(gè)人感覺(jué),，這番解釋還是有點(diǎn)問(wèn)題）

這也是我之前一直在說(shuō)的一個(gè)趨勢(shì),。異構(gòu)計(jì)算并不僅是架構(gòu)專(zhuān)用化，還在于怎么將這些專(zhuān)用芯片放到一起,。先進(jìn)封裝就是其中非常關(guān)鍵的技術(shù),。

我們來(lái)看看蘋(píng)果 M1 芯片，典型的異構(gòu)計(jì)算芯片,，而且還配了統(tǒng)一內(nèi)存架構(gòu),。M1 出來(lái)的時(shí)候，我并沒(méi)有感覺(jué)到多驚訝,，它只是異構(gòu)計(jì)算的典型代表,。M1 的確表明了未來(lái)的方向，很多芯片設(shè)計(jì)也將很快追隨蘋(píng)果的方案,。SoC（System on Chip）本身并不能說(shuō)是異構(gòu),，但采用定制化的封裝方案，把內(nèi)存放到 SoC 旁邊就是異構(gòu)了。（譯者注：對(duì)這個(gè)說(shuō)法深表不贊同）

這張圖雖然是宣傳圖,，但注意 PCB 上沒(méi)有出現(xiàn)引線,，應(yīng)該是因?yàn)?2.5D 集成的關(guān)系（譯者注：個(gè)人認(rèn)為，這個(gè)說(shuō)法應(yīng)該也不對(duì),；蘋(píng)果的這種統(tǒng)一內(nèi)存充其量就是從基板走線的 2D 封裝）

先進(jìn)封裝方案中比較具有代表性的另一個(gè)產(chǎn)品是英偉達(dá) A100,，注意 PCB 板上同樣沒(méi)有出現(xiàn)引線。

下面這段話來(lái)自英偉達(dá)的白皮書(shū)：

我們把這段話變成人話,，首先要談?wù)劇案呒?jí)封裝”的兩個(gè)類(lèi)別：“2.5D 封裝”和“3D 封裝”。

2.5D 本質(zhì)上屬于倒裝芯片的升級(jí)版本,，不過(guò)不是將 die 堆在 PCB 板上,，而是把多個(gè) die 放在一層叫做“硅中介（silicon interposer）”的東西上面。下面這張圖應(yīng)當(dāng)很好地解釋了這個(gè)方案,。

2.5D 就類(lèi)似于開(kāi)了個(gè)地下通道,，通到鄰居家里；實(shí)際上這個(gè)“通道”是藉由凸點(diǎn)（bump）或者 TSV 硅通孔深入到硅中介,，然后通過(guò)硅中介把你和你的鄰居連起來(lái),。這種方案在速度上當(dāng)然不會(huì)比直接在芯片內(nèi)部通信更快，但其輸出表現(xiàn)取決于封裝性能,，兩顆 die 之間的距離縮短,、連接點(diǎn)增多。其價(jià)值還是比較大的,。其中一個(gè)好處在于可以用“known good die”,，或者說(shuō)把更小片的 die 封裝到一起，形成一個(gè)更大的封裝,。之所以這么做會(huì)比 1 整片 die 的方案要更優(yōu),，是因?yàn)樗屩圃熳兊酶菀琢?，畢竟只需要造小尺寸?die,。

這些小片的 die，常被稱(chēng)為 chiplet（譯者注：國(guó)內(nèi)有譯作“芯?！钡模銈儜?yīng)該也常聽(tīng)到,。如此一來(lái)，把較小功能模塊的 chiplet 組合到一起,，在一塊硅基板上對(duì)這些 chiplet 進(jìn)行連接,，就構(gòu)成了 2.5D 封裝的芯片,。

Chiplet 和 2.5D 封裝可能還會(huì)應(yīng)用較長(zhǎng)的一段時(shí)間,。它在各方面都有優(yōu)勢(shì),，比如質(zhì)量、相比 3D 封裝工藝更簡(jiǎn)單,，而且成本也更低,。另外，這種技術(shù)也具備了彈性,，比如復(fù)用新的 chiplet,，通過(guò)替換 chiplet 的方式把全新的芯片帶到相同的封裝之上,。AMD Zen 3 就是一個(gè)例子，封裝本身是類(lèi)似的,，chiplet 可做擴(kuò)展。但還有個(gè)終極版本,，3D 封裝。

3D 封裝乃是封裝的超級(jí)形態(tài)（ultimate ending）,。前面談到的那些封裝，其實(shí)都是把房子建在地上,、一層樓高，然后通過(guò)地下室相連,；而 3D 封裝則是建高樓，按照功能需要做定制化,。這就是 3D 封裝，封裝都建基于 die 本身,。這是最快，且具備了能效比的方法,；而且用這種方法能夠打造規(guī)模更大,、更復(fù)雜的結(jié)構(gòu),，大幅“擴(kuò)展”摩爾定律,。未來(lái)或許要實(shí)現(xiàn)器件尺寸微縮會(huì)有很大的難度,，但有了 3D 封裝，就能延續(xù)摩爾定律,。

其實(shí)整個(gè)半導(dǎo)體市場(chǎng)，已經(jīng)有了 3D 堆疊的示范：存儲(chǔ)器,。3D 結(jié)構(gòu)的存儲(chǔ)就屬于未來(lái)的寫(xiě)照,。NAND 發(fā)展為 3D 結(jié)構(gòu)的原因就是器件尺寸微縮難度變得很大,。把存儲(chǔ)介質(zhì)想象成大型的 3D 高樓,，每一層都通過(guò)電梯相連——也就是 TSV 硅通孔,。

這就是未來(lái)的樣子,，甚至有可能把 CPU、GPU 相互疊起來(lái),，或者把存儲(chǔ)堆棧放到 CPU 上面,。這是最終的發(fā)展方向，而且我們很快應(yīng)當(dāng)就能達(dá)成這個(gè)目標(biāo),。我們應(yīng)該在未來(lái) 5 年內(nèi)就會(huì)看到各種 3D 封裝芯片的涌現(xiàn),。

我不打算深入去談 3D/2.5D 封裝，還是展示一些已經(jīng)在用的封裝工藝會(huì)比較好,。我想專(zhuān)注在 fab 廠的工藝上,，這些也是驅(qū)動(dòng) 3D/2.5D 集成往前發(fā)展的一些技術(shù),。

這應(yīng)該是 2.5D 集成工藝的主力技術(shù)，賽靈思是采用該技術(shù)的先驅(qū),。

這項(xiàng)工藝主要是把所有的邏輯 die 放到一片硅中介上,，然后再放到封裝基板（package substrate）上。其上所有組成部分都通過(guò) microbump（微凸點(diǎn)）或者焊球來(lái)連接,。這是比較典型的 2.5D 結(jié)構(gòu),。

（譯者注：這里其實(shí)如果能夠列舉硅橋方案會(huì)更好。因?yàn)椴⒎撬械?2.5D 封裝都需要藉由硅中介來(lái)實(shí)現(xiàn),。不過(guò)未來(lái)高級(jí)封裝技術(shù)的系列文章還是會(huì)仔細(xì)去談這個(gè)部分的）

這是臺(tái)積電的 3D 封裝平臺(tái)，屬于比較新的技術(shù),。

注意下圖中的 bump 密度和鍵合間距（bonding pitch）,，SoIC 的這兩個(gè)參數(shù)與倒裝芯片/2.5D 封裝相去甚遠(yuǎn)，基于密度和尺寸都屬于前道工藝,。

下面這張圖則對(duì)其技術(shù)做了對(duì)比,，SoIC 的確實(shí)現(xiàn)了芯片之間的堆疊，而不單是通過(guò)硅中介來(lái)實(shí)現(xiàn) 2.5D 集成,。

三星這些年也成為很重要的 foundry 廠,，這則視頻是其 XCube 技術(shù)的展示。

這則視頻呈現(xiàn)的信息其實(shí)不多,，不過(guò)要指出的是英偉達(dá) A100 就是基于三星的這項(xiàng)工藝,，這應(yīng)該也是英偉達(dá)最近的一些芯片采用的技術(shù)方案。另外值得一提的是,，三星可能是在 TSV 硅通孔技術(shù)上經(jīng)驗(yàn)最多的企業(yè),，畢竟他們?cè)?3D 存儲(chǔ)平臺(tái)上積累頗多。

最后要談的是 Intel 的 Foveros 3D 封裝,。未來(lái)我們應(yīng)該還會(huì)看到更多這項(xiàng)技術(shù)的身影，尤其是 Intel 未來(lái)的 7nm（譯者注：已更名為 Intel 4）及其 CPU 混合架構(gòu),。Intel 也在 Architecture Day 上談到了這會(huì)是他們未來(lái)發(fā)展的重點(diǎn),。

（譯者注：這里之所以提到混合架構(gòu),，也就是一般人所說(shuō)的大小核設(shè)計(jì),，是因?yàn)?Intel 最早的大小核芯片 Lakefield 其實(shí)就用到了 3D 堆疊,，具體可參見(jiàn)這篇文章,；不過(guò)目前混合架構(gòu)的 Alder Lake 并沒(méi)有采用這項(xiàng)封裝技術(shù)）

比較有趣的是，其實(shí)三星,、臺(tái)積電,、Intel 在 3D 工藝方面的差別并不是特別大。（譯者注：對(duì)這一說(shuō)法持嚴(yán)重懷疑態(tài)度）

先進(jìn)封裝,，在流程中實(shí)際上屬于“中道（mid-end）”技術(shù)（譯者注：mid-end 是相對(duì)于 frond-end 和 back-end 而言的,，如下圖所示）。技術(shù)本身是在發(fā)展中的,。

以前,，封裝預(yù)算是被排除在 WFE（Wafer Fab Equipment）預(yù)算之外的；但從 2020 年開(kāi)始,，也開(kāi)始把晶圓級(jí)封裝包含在內(nèi),。這本身就是風(fēng)向變化的一個(gè)信號(hào),，以及中道工藝變得重要的原因。中道的另一個(gè)定義是 BOEL（Back End of Line）,。要了解封裝相關(guān)企業(yè)信息,，可以參見(jiàn)這篇文章,。