|
關(guān)于RISC和CISC處理器的區(qū)別,，大多數(shù)人會(huì)認(rèn)為是一些特性,、指令，或者是晶體管數(shù)量的差異,。但實(shí)際上兩者之間的差別不能簡(jiǎn)單的一概而論,。首先，我們需要摒棄一些非常明顯的誤解,。因?yàn)镽ISC的意思是簡(jiǎn)化指令集計(jì)算機(jī)（Reduced Instruction Set Computer）,，所以很多人認(rèn)為RISC處理器只是一個(gè)沒(méi)有多少指令的CPU。如果是這樣的話(huà),，那么6502處理器將是有史以來(lái)最RISCy的處理器之一,，它只有56條指令。甚至英特爾8086也可以算作RISC處理器,，因?yàn)樗挥?1條指令,。即使是后來(lái)的Intel 80286也只有大約100條指令。像AVR這樣簡(jiǎn)單的8位RISC處理器有78條指令,。如果您看看最早的32位RISC處理器之一,，比如PowerPC 601(1993年發(fā)布)，它有273個(gè)指令,。MIPS32指令集來(lái)源于伯克利的原始RISC處理器,，它也有200多條指令。我們可以將其與CISC 32位處理器(如80386)進(jìn)行比較,，后者只有略多于170條指令,。差不多時(shí)間亮相的MIPS R2000處理器在大約有92條指令,。 For the curios: x86 instruction listings Pentium instruction set 6502 Instruction Set MIPS R2000 InstructionSet 也就是說(shuō)，類(lèi)似x86指令集,、奔騰指令集,、6502指令集、MIPS R2000指令集一開(kāi)始都具有很少指令集,，但它們都不是RISC處理器,。CISC和RISC處理器之間的晶體管數(shù)量的分界點(diǎn)是多少？根本沒(méi)有,。6502有4528個(gè)晶體管,。第一個(gè)ARM處理器有25000個(gè)晶體管。或者這個(gè)有趣的小事實(shí),。摩托羅拉68060被認(rèn)為是那個(gè)時(shí)代最具代表性的CISCy的處理器之一,，它只有250萬(wàn)個(gè)晶體管，比1994年發(fā)布的IBM PowerPC 601的280萬(wàn)個(gè)晶體管還要少,。如果你看一下幾乎同時(shí)發(fā)布的RISC和CISC處理器，沒(méi)有明顯的趨勢(shì)表明RISC處理器比CISC處理器有更少的晶體管和更少的指令,。上世紀(jì)90年代初流行的RISC和CISC處理器晶體管和指令的比較所以讓我們得出結(jié)論,，我們不能根據(jù)晶體管或指令數(shù)量區(qū)分RISC或CISC芯片。但是問(wèn)題仍然存在,，到底是什么是RISC微處理器或CISC微處理器?當(dāng)你的老板告訴你“這里,，有一百萬(wàn)個(gè)晶體管，給我做一個(gè)快速的處理器!”,，那么你就有很多方法可以實(shí)現(xiàn)這個(gè)目標(biāo),。對(duì)于相同數(shù)量的晶體管，RISC和CISC的設(shè)計(jì)者將會(huì)做出不同的選擇,。伯克利的David A. Patterson廣為人所知的可能是他在1980年發(fā)表的論文《簡(jiǎn)化指令集計(jì)算機(jī)的案例》中推廣了RISC處理器的思想,。Patterson在這篇論文中概述的并不是芯片制造的詳細(xì)藍(lán)圖，而更像是哲學(xué)指導(dǎo)方針,。在現(xiàn)實(shí)世界的程序中,，添加這個(gè)指令會(huì)提高多少性能?硬件方面的影響是什么?我們是否需要存儲(chǔ)大量復(fù)雜的狀態(tài)，這使得上下文切換和無(wú)序執(zhí)行更加復(fù)雜,，因?yàn)樾枰鎯?chǔ)大量的狀態(tài)?一個(gè)設(shè)計(jì)良好的簡(jiǎn)單指令的組合能以相當(dāng)?shù)男阅芡瓿赏瑯拥墓ぷ鲉?我們是否可以利用現(xiàn)有的算術(shù)邏輯單元(ALUs)和CPU上的其他資源來(lái)添加這條指令,，或者我們需要添加很多新東西?如果不添加這條指令，這些晶體管的其他用途是什么?更多的緩存嗎?更好的分支預(yù)測(cè)嗎?重要的是要理解這些規(guī)則適用于給定的晶體管預(yù)算,。如果你有更多的晶體管,，你可以添加更多的指令，甚至更復(fù)雜的指令,。然而,，RISC的哲學(xué)優(yōu)先考慮保持指令集的簡(jiǎn)單。這意味著RISC設(shè)計(jì)者首先會(huì)嘗試通過(guò)其他方法來(lái)提高性能，而不是添加如下指令:因此,，設(shè)計(jì)一個(gè)好的RISC指令集(ISA)的一個(gè)關(guān)鍵目標(biāo)是使設(shè)計(jì)不妨礙未來(lái)的微架構(gòu)優(yōu)化,。這與CISC設(shè)計(jì)者設(shè)計(jì)CPU的方式不同。為了能夠提供更好的性能,，那么CISC設(shè)計(jì)者將添加引入更多狀態(tài)以跟蹤狀態(tài)寄存器等復(fù)雜指令,。CISC設(shè)計(jì)理念的問(wèn)題 問(wèn)題是CISC的設(shè)計(jì)師沒(méi)有超前思考。將來(lái)你的晶體管預(yù)算可能會(huì)增加,。突然之間,，你有了所有這些好的晶體管，可以用來(lái)創(chuàng)建無(wú)序(OoO)超標(biāo)標(biāo)量處理器邏輯,。這意味著您在每個(gè)時(shí)鐘周期解碼多個(gè)指令,，并將它們放在一個(gè)指令隊(duì)列中。然后,，OoO邏輯會(huì)找出哪些指令不相互依賴(lài),，以便它們可以并行運(yùn)行。如果您是軟件開(kāi)發(fā)人員,，您可以考慮函數(shù)式編程（functional programming）和命令式編程（imperative programming）之間的區(qū)別,。為了獲得短期性能收益而改變?nèi)謹(jǐn)?shù)據(jù)可能很誘人。然而,，一旦你并行運(yùn)行,，而全局狀態(tài)被多個(gè)函數(shù)改變了，這可能會(huì)在多個(gè)線(xiàn)程中并行運(yùn)行,，這絕對(duì)是一場(chǎng)噩夢(mèng),。函數(shù)式編程喜歡只依賴(lài)于輸入而不依賴(lài)全局?jǐn)?shù)據(jù)的純函數(shù)。這些函數(shù)可以很容易地并行運(yùn)行,。同樣的機(jī)制也適用于CPU,。不依賴(lài)于全局狀態(tài)(如狀態(tài)寄存器)的匯編代碼指令可以更容易地并行或流水線(xiàn)運(yùn)行。RISC-V就是這種思想的一個(gè)很好的例子,。RISC-V沒(méi)有狀態(tài)寄存器,。比較和跳轉(zhuǎn)指令合二為一。除非運(yùn)行額外的計(jì)算來(lái)確定是否發(fā)生了溢出,，否則無(wú)法用狀態(tài)寄存器捕獲整數(shù)溢出,。這應(yīng)該會(huì)給你一些關(guān)于RISC和CISC區(qū)別的線(xiàn)索。一個(gè)RISC處理器設(shè)計(jì)的優(yōu)先級(jí)
如果10條新指令對(duì)微架構(gòu)沒(méi)有顯著影響,，那么RISC設(shè)計(jì)者添加10條新指令不一定會(huì)有問(wèn)題,。如果一條指令要求在CPU中表示更多的全局狀態(tài)，那么RISC設(shè)計(jì)人員將會(huì)非常不愿意添加一條指令,。這種哲學(xué)的最終結(jié)果是,，從歷史上看,，在RISC處理器上添加管道和超標(biāo)量架構(gòu)比CISC處理器更容易，因?yàn)槿藗儽苊饬颂砑又噶?，從而引入狀態(tài)管理或控制邏輯,，這使得添加這些微架構(gòu)創(chuàng)新變得困難。這就是為什么RISC-V團(tuán)隊(duì)更喜歡進(jìn)行宏操作（macro-operation）融合,，而不是添加支持復(fù)雜尋址模式或整數(shù)溢出檢測(cè)的指令,。RISC的理念導(dǎo)致了不斷出現(xiàn)的特殊設(shè)計(jì)選擇，這讓我們能夠討論在比較RISC和CISC處理器時(shí)所觀察到的更具體的差異,。讓我們看看這些,。現(xiàn)代RISC和CISC處理器的特點(diǎn) 某些設(shè)計(jì)選擇不斷出現(xiàn)在許多不同的RISC處理器上。通常情況下,，RISC處理器傾向于使用固定長(zhǎng)度的32位指令,。也有一些例外，比如AVR,，它使用固定長(zhǎng)度的16位指令,。相比之下，Intel x86處理器的指令長(zhǎng)度為1到15字節(jié),。摩托羅拉68k處理器,，另一個(gè)著名的CISC設(shè)計(jì)，有2到10字節(jié)長(zhǎng)的指令(16位到80位),。對(duì)于匯編程序員來(lái)說(shuō)，變長(zhǎng)指令實(shí)際上非常方便,。我的第一臺(tái)電腦是Amiga 1000,，它有一個(gè)摩托羅拉68k處理器，所以它向我介紹了68k組裝,，坦白說(shuō)非常整潔,。它有將數(shù)據(jù)從一個(gè)內(nèi)存位置移動(dòng)到另一個(gè)內(nèi)存位置的指令，或者可以將數(shù)據(jù)從寄存器A1給出的地址移動(dòng)到另一個(gè)寄存器A2給出的內(nèi)存位置,。; 68k Assembly code
MOVE.B 4, 12 ; mem[4] → mem[12]
MOVE.B (A1), (A2) ; mem[A1] → mem[A2]這樣的指令使CPU易于編程,，但這意味著沒(méi)有辦法將支持的每條指令都放在32位內(nèi)，因?yàn)楸硎就暾脑吹刂泛湍康牡刂穼⒅幌?4位,。因此,，通過(guò)使用變長(zhǎng)指令，我們可以很容易地在任何指令中包含完整的32位內(nèi)存地址,。然而,，這種便利是有代價(jià)的。變長(zhǎng)指令更難以流水線(xiàn)處理,，如果你想讓一個(gè)超標(biāo)標(biāo)量處理器并行解碼兩條或多條指令,，你很難做到這一點(diǎn),，因?yàn)槟悴恢烂織l指令在哪里開(kāi)始和結(jié)束，直到你解碼它們,。使用超標(biāo)量處理器,，可以有多個(gè)指令解碼器并行工作。RISC處理器傾向于避免使用可變長(zhǎng)度指令,，因?yàn)檫@不符合RISC不添加指令的理念,，這也使得添加更高級(jí)的微架構(gòu)優(yōu)化變得更加困難。固定長(zhǎng)度的指令會(huì)造成不便,。您不能將內(nèi)存地址放入任何操作中,，只能放入特定的操作，如加載和存儲(chǔ)指令,。在RISC處理器中的算術(shù)邏輯單元(ALU)只能從寄存器而不是內(nèi)存中獲取輸入,。機(jī)器代碼指令必須對(duì)正在執(zhí)行的信息進(jìn)行編碼，例如它是在執(zhí)行ADD,、SUB還是MUL,。它還必須對(duì)輸入的信息進(jìn)行編碼。輸入寄存器和輸出寄存器是什么,。一些指令需要對(duì)要加載數(shù)據(jù)的地址進(jìn)行編碼,。在RISC-V指令中是這樣編碼的:上圖顯示了如何使用32位字中的每一位為RISC-V指令集編碼一條指令
我們執(zhí)行的特定指令稱(chēng)為操作碼(上圖黃色)，它消耗7位,。我們指定的每個(gè)寄存器輸入或輸出都需要5位,。從這里應(yīng)該很清楚，擠入一個(gè)32位地址是不可能的,。即使是一個(gè)較短的地址也是困難的,，因?yàn)槟阈枰粊?lái)指定在操作中使用的寄存器。對(duì)于CISC處理器,，這不是一個(gè)問(wèn)題,，因?yàn)槟梢宰杂傻厥褂贸^(guò)32位的指令。這種緊湊的空間要求使得RISC處理器具有我們所說(shuō)的加載/存儲(chǔ)架構(gòu),。只有專(zhuān)用的加載和存儲(chǔ)指令,，如RISC-V上的LW和SW，才能用于訪(fǎng)問(wèn)內(nèi)存,。對(duì)于CISC處理器,，如68k，幾乎任何操作,，如ADD,、SUB、AND和OR,，都可以使用內(nèi)存地址作為操作數(shù)(參數(shù)),。在下面的例子中,，4(A2)計(jì)算到一個(gè)內(nèi)存地址，我們使用它來(lái)讀取一個(gè)操作數(shù)(參數(shù))到ADD指令,。最終的結(jié)果也存儲(chǔ)在那里(在68k上destination是右參數(shù)),。; 68k assembly
ADD.L D3, 4(A2) ; D3 mem[4 A2] → mem[4 A2]典型的RISC處理器(如基于RISC- v指令集的處理器)需要將加載(LW)和存儲(chǔ)(SW)作為單獨(dú)的指令進(jìn)行存儲(chǔ)。# RISC-V assembly
LW x4, 4(x2) # x4 ← mem[x2 4]
ADD x3, x4, x3 # x3 ← x4 x3
SW x3, 4(x2) # x3 → mem[x2 4]你不需要通過(guò)結(jié)合地址寄存器(A0到A7)來(lái)計(jì)算地址,。你可以直接指定一個(gè)內(nèi)存地址,，比如400:; 68k assembly
ADD.L 400, D4 ; mem[400] D4 → D4但即使是這樣一個(gè)看似簡(jiǎn)單的操作也需要多個(gè)RISC指令。# RISC-V assembly
LW x2, 400(x0) # x3 ← mem[x0 400]
ADD x4, x4, x3 # x4 ← x4 x3在很多RISC設(shè)計(jì)中,，x0寄存器總是0,，這意味著即使你只對(duì)絕對(duì)內(nèi)存地址感興趣，你也可以始終使用偏移加基寄存器的形式,。雖然這些偏移量看起來(lái)與您在68k上所做的非常相似,，但它們的限制要大得多，因?yàn)槟偸切枰m合一個(gè)32位字,。使用68k,，可以給ADD.L一個(gè)完整的32位地址。你不能用RISC-V LW和SW,。獲得完整的32位地址是相當(dāng)麻煩的,。假設(shè)您希望從32位地址:0x00042012加載數(shù)據(jù)，則必須分別加載上面的20位和下面的12位,，以形成一個(gè)32位地址,。# RISC-V assembly
LUI x3, 0x42 # x3[31:12] ← 0x42 put in upper 20-bits
ADDI x3, x3, 0x12 # x3 ← x3 x3 0x12
LW x4, 0(x3) # x4 ← mem[x3 0]實(shí)際上這可以簡(jiǎn)化為：LUI x3, 0x42 LW x4, 0x12(x3)我記得當(dāng)我從68k組裝轉(zhuǎn)到PowerPC(蘋(píng)果以前使用的RISC處理器)時(shí)，這讓我很惱火,。當(dāng)時(shí)我認(rèn)為RISC意味著一切都將變得更容易,。我發(fā)現(xiàn)x86很麻煩，很難處理,。然而，對(duì)于匯編編碼員來(lái)說(shuō),，RISC不像68k那樣方便地使用CISC指令集,。幸運(yùn)的是，有一些簡(jiǎn)單的技巧可以使這個(gè)過(guò)程在RISC處理器上變得更容易,。RISC-V定義了一些偽指令,，以簡(jiǎn)化匯編代碼的編寫(xiě)。使用LA (load address)偽指令,，我們可以像這樣編寫(xiě)前面的代碼:# RISC-V assembly with pseudo instructions
LI x3, 0x00042012 # Expands to a LUI and ADDI
LW x4, 0(x3)總而言之：雖然加載/存儲(chǔ)體系結(jié)構(gòu)使編寫(xiě)匯編代碼變得更麻煩,，但它允許我們保持每個(gè)指令為32位長(zhǎng)。這意味著創(chuàng)建一個(gè)可以并行解碼多個(gè)指令的超標(biāo)標(biāo)量微體系結(jié)構(gòu)需要更少的晶體管來(lái)實(shí)現(xiàn),。流水線(xiàn)化每條指令變得更容易,，因?yàn)樗鼈冎械拇蠖鄶?shù)可以適合經(jīng)典的5步RISC流水線(xiàn),。使用像68k這樣的高級(jí)CISC處理器，您可以用一條指令做很多事情,。假設(shè)您想將數(shù)字從一個(gè)數(shù)組復(fù)制到另一個(gè)數(shù)組,。下面是一個(gè)使用指針的C語(yǔ)言例子:// C code
int data[4] = {4, 8, 1, 2, -1};
int *src = data;
while (*xs > 0)
*dst = *src ;如果你在68k處理器上將指針src存儲(chǔ)在地址寄存器A0中，將指針dst存儲(chǔ)在地址寄存器A1中,，你可以在一條指令中復(fù)制并向前移動(dòng)每個(gè)指針4個(gè)字節(jié):; 68k assembly
MOVE.L (A0) ,(A1) ; mem[A1 ] → mem[A2 ]這只是一個(gè)例子,，但是一般來(lái)說(shuō)，您可以使用CISC指令做更多的事情,。這意味著您需要更少的代碼,。因此，RISC設(shè)計(jì)者意識(shí)到他們的代碼會(huì)變得臃腫,。因此,，RISC的設(shè)計(jì)者們分析了真實(shí)的代碼，提出了一種方案,，可以在不使用復(fù)雜指令的情況下減少代碼的大小,。他們發(fā)現(xiàn)很多代碼只是用來(lái)加載和存儲(chǔ)內(nèi)存中的數(shù)據(jù)。通過(guò)添加大量寄存器,，可以將臨時(shí)結(jié)果保存在寄存器中,，而無(wú)需將它們寫(xiě)入內(nèi)存。這將減少需要執(zhí)行的加載和存儲(chǔ)指令的數(shù)量,，從而減少代碼的RISC代碼大小,。因此，MIPS,、SPARC,、Arm(64位)和RISC-V處理器有32個(gè)通用寄存器。我們可以對(duì)比一下原來(lái)的x86,，它只有8個(gè)通用寄存器,。我在這個(gè)故事中想要說(shuō)明的是，RISC處理器并不比CISC處理器差,。區(qū)別在于RISC和CISC的設(shè)計(jì)者選擇增加復(fù)雜性,。CISC設(shè)計(jì)人員將復(fù)雜性放在指令集體系結(jié)構(gòu)(ISA)中，而RISC設(shè)計(jì)人員寧愿將復(fù)雜性添加到他們的微體系結(jié)構(gòu)中,，但正如我一直強(qiáng)調(diào)的,，他們不希望指令集在微架構(gòu)中強(qiáng)加復(fù)雜性。讓我來(lái)比較一下MIPS R4000,，摩托羅拉68040和英特爾486,，以強(qiáng)調(diào)理念上的差異。它們都有大約120萬(wàn)個(gè)晶體管,，幾乎同時(shí)發(fā)布(1989年至1991年),。RISC處理器(R4000)是64位的,，其他是32位的。R4000有8級(jí)pipeline ,，允許比6級(jí)pipeline 的68040和5級(jí)pipeline 的486更高的時(shí)鐘頻率,。更長(zhǎng)的pipeline 給R4000從100-200 Mhz遠(yuǎn)遠(yuǎn)超過(guò)68040的40Mhz和486DX2得到66Mhz (100Mhz在一個(gè)更晚的模型)。最終在1993/1994年出現(xiàn)了速度更快的CISC處理器,，如68060和Pentium,。但與此同時(shí)出現(xiàn)了MIPS R8000，它是一種可以并行解碼4條指令的超標(biāo)量結(jié)構(gòu),。奔騰處理器每個(gè)時(shí)鐘周期只能解碼2條指令,。所以我們可以看到RISC的設(shè)計(jì)者們是如何喜歡花哨的微架構(gòu)而不是花哨的指令的。“但是現(xiàn)代CISC處理器有復(fù)雜的微架構(gòu)!”您可能會(huì)抗議說(shuō),，今天的CISC處理器有復(fù)雜的微架構(gòu),。他們所做的。一個(gè)現(xiàn)代的Intel或AMD處理器有多個(gè)解碼器,、微操作緩存,、高級(jí)分支預(yù)測(cè)器、無(wú)序(OoO)執(zhí)行引擎,。然而,，這并不奇怪。記住我關(guān)于晶體管預(yù)算理念的關(guān)鍵點(diǎn):今天每個(gè)人都有很多晶體管可以使用,，所以所有高端芯片都將有很多先進(jìn)的微架構(gòu)功能,。他們可以負(fù)擔(dān)得起他們的預(yù)算。關(guān)鍵在于:這些復(fù)雜的微體系結(jié)構(gòu)特性中的許多都是由復(fù)雜的CISC指令集強(qiáng)加的,。例如,，為了使pipelines 工作，x86處理器將其冗長(zhǎng)復(fù)雜的指令分解成微操作,。微操作很簡(jiǎn)單,，行為更像RISC操作，因此它們可以更容易地流水線(xiàn)化,。問(wèn)題是把CISC指令分解成更簡(jiǎn)單的微觀操作并不容易,。因此，許多現(xiàn)代的超標(biāo)標(biāo)量x86處理器對(duì)簡(jiǎn)單指令有3個(gè)指令解碼器,，對(duì)復(fù)雜指令有1個(gè)解碼器。由于您不知道每條指令從哪里開(kāi)始和結(jié)束,，CISC處理器不得不進(jìn)行一場(chǎng)涉及許多晶體管的復(fù)雜的猜謎游戲,。RISC處理器避免了這種復(fù)雜性，可以將所有浪費(fèi)的晶體管用于添加更多的解碼器或進(jìn)行其他優(yōu)化,，如使用壓縮指令或宏操作融合(將非常簡(jiǎn)單的指令組合成更復(fù)雜的指令),。在不同的CPU設(shè)計(jì)中,，指令可以以不同的方式組合或分割。如果你將蘋(píng)果的M1處理器（這是一個(gè)基于RISC的處理器）與AMD和英特爾的處理器做比較,，你會(huì)注意到它有更多的指令解碼器,。CISC的設(shè)計(jì)人員試圖通過(guò)添加微操作緩存來(lái)緩解這個(gè)問(wèn)題。有了微操作緩存,，CISC處理器就不必克服障礙,，也不必一遍又一遍地解碼相同的復(fù)雜指令。然而,，增加這一功能顯然會(huì)消耗晶體管的成本,。它不是免費(fèi)的。因此,，你正在把你的晶體管預(yù)算浪費(fèi)在微架構(gòu)的復(fù)雜性上,，這只是因?yàn)镮SA的復(fù)雜性。Arm vs RISC-V設(shè)計(jì)理念 比較現(xiàn)代RISC和CISC處理器的一個(gè)問(wèn)題是,，RISC基本上贏了,。沒(méi)有人再?gòu)念^開(kāi)始設(shè)計(jì)CISC處理器了。Intel和AMD的x86處理器今天之所以流行,，主要是因?yàn)橄蚝蠹嫒荨?/span>如果你今天讓一個(gè)設(shè)計(jì)團(tuán)隊(duì)坐下來(lái),，告訴他們從頭開(kāi)始設(shè)計(jì)一個(gè)高性能處理器，那么你最終不會(huì)得到傳統(tǒng)的CISC設(shè)計(jì),。然而,，這并不意味著在RISC社區(qū)中，有多少設(shè)計(jì)師傾向于CISC或RISC的方向上沒(méi)有差異?，F(xiàn)代的Arm處理器和基于RISC-V的處理器就是這種對(duì)比的有趣例子,。Arm的設(shè)計(jì)者更愿意添加復(fù)雜的指令來(lái)提高性能。請(qǐng)記住,，不是Arm不是RISC設(shè)計(jì),。當(dāng)你的晶體管預(yù)算增長(zhǎng)，增加更復(fù)雜的指令是公平的,。,。RISC-V的設(shè)計(jì)者更熱衷于將ISA的復(fù)雜性保持在最低程度，而不是增加微架構(gòu)的復(fù)雜性,，從而通過(guò)使用壓縮指令和宏操作融合等技巧來(lái)提高性能,。我在這里討論這些設(shè)計(jì)選擇:RISC-V微處理器的天才。Arm和RISC-V的不同選擇不是隨意的,，而是受到非常不同的目標(biāo)和市場(chǎng)的很大影響,。Arm越來(lái)越多地進(jìn)入高端市場(chǎng)。請(qǐng)記住，蘋(píng)果的Arm芯片正在與x86芯片展開(kāi)正面競(jìng)爭(zhēng),，不久,，英偉達(dá)也會(huì)這樣做。RISC-V的目標(biāo)是成為一個(gè)更廣泛的架構(gòu),，用于從鍵盤(pán)到人工智能加速器,、從gGPU到專(zhuān)門(mén)的超級(jí)計(jì)算機(jī)的任何東西。這意味著RISC-V意味著靈活性,，您添加的指令越復(fù)雜,，您施加的復(fù)雜性就越小，從而減少了為特定用例定制芯片的自由,。------------ END ------------
|
