CPU是電腦中的核心配件,。電腦中所有操作都由CPU負(fù)責(zé)讀取指令,，對指令譯碼并執(zhí)行指令的核心部件。其功能主要是解釋計(jì)算機(jī)指令以及處理計(jì)算機(jī)軟件中的數(shù)據(jù)。

　　中央處理器 - 基本簡介

　　中央處理器(Central Processing Unit,，CPU),，是電子計(jì)算機(jī)的主要設(shè)備之一。其功能主要是解釋計(jì)算機(jī)指令以及處理計(jì)算機(jī)軟件中的數(shù)據(jù),。所謂的計(jì)算機(jī)的可編程性主要是指對CPU的編程,。CPU、內(nèi)部存儲器和輸入/輸出設(shè)備是現(xiàn)代電腦的三大核心部件,。由(zh-hans：集成電路;zh-hant:積體電路)制造的CPU,，20世紀(jì)70年代以前，本來是由數(shù)個(gè)獨(dú)立單元構(gòu)成,，後來發(fā)展出微處理器把CPU復(fù)雜的電路可以作成單一微小功能強(qiáng)大的單元,。

　　“中央處理器”這個(gè)名稱，是對一系列可以執(zhí)行復(fù)雜的-(zh-hans:計(jì)算機(jī)程序;zh-hant:電腦程式)-的邏輯機(jī)器的描述,。這個(gè)空泛的定義很容易的將在“CPU”這個(gè)名稱被普遍使用之前的早期的計(jì)算機(jī)也包括在內(nèi),。無論如何，至少從20世紀(jì)60年代早期開始,，這個(gè)名稱及其縮寫已開始在電子計(jì)算機(jī)產(chǎn)業(yè)中得到廣泛應(yīng)用,。盡管與早期相比，“中央處理器”在物理形態(tài),、設(shè)計(jì)制造和具體任務(wù)的執(zhí)行上有了戲劇性的發(fā)展,，但是其基本的操作原理一直沒有改變。

　　早期的中央處理器通常是為大型及特定應(yīng)用的計(jì)算機(jī)而訂制,。但是,，這種昂貴為特定應(yīng)用定制CPU的方法很大程度上已經(jīng)讓位于開發(fā)便宜、標(biāo)準(zhǔn)化,、適用于一個(gè)或多個(gè)目的的處理器類,。這個(gè)標(biāo)準(zhǔn)化趨勢始于由單個(gè)晶體管組成的大型機(jī)和微機(jī)年代，隨著集成電路的出現(xiàn)而加速,。IC使得更為復(fù)雜的CPU可以在很小的空間中設(shè)計(jì)和制造(在微米的量級),。CPU的標(biāo)準(zhǔn)化和小型化都使得這一類數(shù)字設(shè)備(港譯-電子零件)在現(xiàn)代生活中的出現(xiàn)頻率遠(yuǎn)遠(yuǎn)超過有限應(yīng)用專用的計(jì)算機(jī)。現(xiàn)代微處理器出現(xiàn)在包括從汽車到手機(jī)到兒童玩具在內(nèi)的各種物品中,。

　　中央處理器 - 組成結(jié)構(gòu)

　　中央處理器CPU包括運(yùn)算邏輯部件,、寄存器部件和控制部件。中央處理器從存儲器或高速緩沖存儲器中取出指令,，放入指令寄存器,，并對指令譯碼。它把指令分解成一系列的微操作,，然后發(fā)出各種控制命令,，執(zhí)行微操作系列,，從而完成一條指令的執(zhí)行。指令是計(jì)算機(jī)規(guī)定執(zhí)行操作的類型和操作數(shù)的基本命令,。

　?、龠\(yùn)算邏輯部件?？梢詧?zhí)行定點(diǎn)或浮點(diǎn)的算術(shù)運(yùn)算操作,、移位操作以及邏輯操作，也可執(zhí)行地址的運(yùn)算和轉(zhuǎn)換,。

　?、诩拇嫫鞑考０ㄍㄓ眉拇嫫?、專用寄存器和控制寄存器,。通用寄存器又可分定點(diǎn)數(shù)和浮點(diǎn)數(shù)兩類，它們用來保存指令中的寄存器操作數(shù)和操作結(jié)果,。通用寄存器是中央處理器的重要組成部分，大多數(shù)指令都要訪問到通用寄存器,。

　?、劭刂撇考Ｖ饕?fù)責(zé)對指令譯碼,，并且發(fā)出為完成每條指令所要執(zhí)行的各個(gè)操作的控制信號,。其結(jié)構(gòu)有兩種：一種是以微存儲為核心的微程序控制方式;一種是以邏輯硬布線結(jié)構(gòu)為主的控制方式。

　　中央處理器 - 運(yùn)作原理

　　CPU的主要運(yùn)作原理,，不論其外觀,，都是執(zhí)行儲存於被稱為程式里的一系列指令。在此討論的是遵循普遍的-(zh-hans：馮·諾伊曼;zh-hant:馮·紐曼)-架構(gòu)設(shè)計(jì)的裝置,。程式以一系列數(shù)字儲存在電腦記憶體中,。差不多所有的-(zh-hans：馮·諾伊曼;zh-hant:馮·紐曼)-CPU的運(yùn)作原理可分為四個(gè)階段：提取(fetch)、解碼(decode),、執(zhí)行(execute)和寫回(writeback),。

　　第一階段，提取,，從程式記憶體中檢索指令(為數(shù)值或一系列數(shù)值),。由程式計(jì)數(shù)器(PC)指定程式記憶體的位置，程式計(jì)數(shù)器保存供識別目前程式位置的數(shù)值,。換言之,，程式計(jì)數(shù)器記錄了CPU在目前程式里的蹤跡。提取指令之後,，PC根據(jù)指令式長度增加記憶體單元,。指令的提取常常必須從相對較慢的記憶體尋找,，導(dǎo)致CPU等候指令的送入。這個(gè)問題主要被論及在現(xiàn)代處理器的快取和管線化架構(gòu)(見下),。

　　CPU根據(jù)從記憶體提取到的指令來決定其執(zhí)行行為,。在解碼階段，指令被拆解為有意義的片斷,。根據(jù)CPU的指令集架構(gòu)(ISA)定義將數(shù)值解譯為指令,。一部分的指令數(shù)值為運(yùn)算碼(opcode)，其指示要進(jìn)行哪些運(yùn)算,。其它的數(shù)值通常供給指令必要的資訊,，諸如一個(gè)加法(addition)運(yùn)算的運(yùn)算目標(biāo)。這樣的運(yùn)算目標(biāo)也許提供一個(gè)常數(shù)值(即立即值),，或是一個(gè)空間的定址值:暫存器或記憶體位址,，以定址模式?jīng)Q定。在舊的設(shè)計(jì)中,，CPU里的指令解碼部分是無法改變的硬體裝置,。不過在眾多抽象且復(fù)雜的CPU和ISA中，一個(gè)微程式時(shí)常用來幫助轉(zhuǎn)換指令為各種形態(tài)的訊號,。這些微程式在已成品的CPU中往往可以重寫,，方便變更解碼指令。

　　在提取和解碼階段之後,，接著進(jìn)入執(zhí)行階段,。該階段中，連接到各種能夠進(jìn)行所需運(yùn)算的CPU部件,。例如,，要求一個(gè)加法運(yùn)算，算數(shù)邏輯單元(ALU,，arithmetic logic unit)將會連接到一組輸入和一組輸出,。輸入提供了要相加的數(shù)值，而且在輸出將含有總和結(jié)果,。ALU內(nèi)含電路系統(tǒng),，以於輸出端完成簡單的普通運(yùn)算和邏輯運(yùn)算(比如加法和位元運(yùn)算)。如果加法運(yùn)算產(chǎn)生一個(gè)對該CPU處理而言過大的結(jié)果,，在標(biāo)志暫存器里,，運(yùn)算溢出(arithmetic overflow)標(biāo)志可能會被設(shè)置(參見以下的數(shù)值精度探討)。

　　最終階段,，寫回,，以一定格式將執(zhí)行階段的結(jié)果簡單的寫回。運(yùn)算結(jié)果極常被寫進(jìn)CPU內(nèi)部的暫存器,，以供隨後指令快速存取,。在其它案例中,，運(yùn)算結(jié)果可能寫進(jìn)速度較慢，但容量較大且較便宜的主記憶體,。某些類型的指令會操作程式計(jì)數(shù)器,，而不直接產(chǎn)生結(jié)果資料。這些一般稱作“跳轉(zhuǎn)”(jumps)并在程式中帶來循環(huán)行為,、條件性執(zhí)行(透過條件跳轉(zhuǎn))和函式,。許多指令也會改變標(biāo)志暫存器的狀態(tài)位元。這些標(biāo)志可用來影響程式行為,，緣由於它們時(shí)常顯出各種運(yùn)算結(jié)果,。例如，以一個(gè)“比較”指令判斷兩個(gè)值的大小,，根據(jù)比較結(jié)果在標(biāo)志暫存器上設(shè)置一個(gè)數(shù)值,。這個(gè)標(biāo)志可藉由隨後的跳轉(zhuǎn)指令來決定程式動向。

　　在執(zhí)行指令并寫回結(jié)果資料之後,，程式計(jì)數(shù)器的值會遞增,，反覆整個(gè)過程，下一個(gè)指令周期正常的提取下一個(gè)順序指令,。如果完成的是跳轉(zhuǎn)指令,，程式計(jì)數(shù)器將會修改成跳轉(zhuǎn)到的指令位址，且程式繼續(xù)正常執(zhí)行,。許多復(fù)雜的CPU可以一次提取多個(gè)指令、解碼,，并且同時(shí)執(zhí)行,。這個(gè)部分一般涉及“經(jīng)典RISC管線”，那些實(shí)際上是在眾多使用簡單CPU的電子裝置中快速普及(常稱為微控制器(microcontrollers)),。

　　中央處理器 - 性能指標(biāo)

　　CPU主要的性能指標(biāo)有：

　　主頻 主頻也叫時(shí)鐘頻率,，單位是MHz，用來表示CPU的運(yùn)算速度,。CPU的主頻=外頻×倍頻系數(shù),。很多人認(rèn)為主頻就決定著CPU的運(yùn)行速度，這不僅是個(gè)片面的,，而且對于服務(wù)器來講,，這個(gè)認(rèn)識也出現(xiàn)了偏差,。至今,，沒有一條確定的公式能夠?qū)崿F(xiàn)主頻和實(shí)際的運(yùn)算速度兩者之間的數(shù)值關(guān)系,，即使是兩大處理器廠家Intel和AMD,，在這點(diǎn)上也存在著很大的爭議,，我們從Intel的產(chǎn)品的發(fā)展趨勢，可以看出Intel很注重加強(qiáng)自身主頻的發(fā)展,。像其他的處理器廠家,，有人曾經(jīng)拿過一塊1G的全美達(dá)來做比較，它的運(yùn)行效率相當(dāng)于2G的Intel處理器,。所以,，CPU的主頻與CPU實(shí)際的運(yùn)算能力是沒有直接關(guān)系的，主頻表示在CPU內(nèi)數(shù)字脈沖信號震蕩的速度,。在Intel的處理器產(chǎn)品中,，我們也可以看到這樣的例子：1 GHz Itanium芯片能夠表現(xiàn)得差不多跟2.66 GHz Xeon/Opteron一樣快，或是1.5 GHz Itanium 2大約跟4 GHz Xeon/Opteron一樣快,。CPU的運(yùn)算速度還要看CPU的流水線的各方面的性能指標(biāo),。 當(dāng)然，主頻和實(shí)際的運(yùn)算速度是有關(guān)的,，只能說主頻僅僅是CPU性能表現(xiàn)的一個(gè)方面,，而不代表CPU的整體性能。

　　外頻 外頻是CPU的基準(zhǔn)頻率,，單位也是MHz,。CPU的外頻決定著整塊主板的運(yùn)行速度。說白了,，在臺式機(jī)中,，我們所說的超頻，都是超CPU的外頻(當(dāng)然一般情況下,，CPU的倍頻都是被鎖住的)相信這點(diǎn)是很好理解的,。但對于服務(wù)器CPU來講，超頻是絕對不允許的,。前面說到CPU決定著主板的運(yùn)行速度,，兩者是同步運(yùn)行的，如果把服務(wù)器CPU超頻了,，改變了外頻,，會產(chǎn)生異步運(yùn)行，(臺式機(jī)很多主板都支持異步運(yùn)行)這樣會造成整個(gè)服務(wù)器系統(tǒng)的不穩(wěn)定,。 目前的絕大部分電腦系統(tǒng)中外頻也是內(nèi)存與主板之間的同步運(yùn)行的速度,，在這種方式下，可以理解為CPU的外頻直接與內(nèi)存相連通,，實(shí)現(xiàn)兩者間的同步運(yùn)行狀態(tài),。外頻與前端總線(FSB)頻率很容易被混為一談，下面的前端總線介紹我們談?wù)剝烧叩膮^(qū)別,。

　　前端總線(FSB)頻率 前端總線(FSB)頻率(即總線頻率)是直接影響CPU與內(nèi)存直接數(shù)據(jù)交換速度,。有一條公式可以計(jì)算，即數(shù)據(jù)帶寬=(總線頻率×數(shù)據(jù)位寬)/8，數(shù)據(jù)傳輸最大帶寬取決于所有同時(shí)傳輸?shù)臄?shù)據(jù)的寬度和傳輸頻率,。比方,，現(xiàn)在的支持64位的至強(qiáng)Nocona，前端總線是800MHz,，按照公式,，它的數(shù)據(jù)傳輸最大帶寬是6.4GB/秒。 外頻與前端總線(FSB)頻率的區(qū)別：前端總線的速度指的是數(shù)據(jù)傳輸?shù)乃俣?，外頻是CPU與主板之間同步運(yùn)行的速度,。也就是說，100MHz外頻特指數(shù)字脈沖信號在每秒鐘震蕩一千萬次;而100MHz前端總線指的是每秒鐘CPU可接受的數(shù)據(jù)傳輸量是100MHz×64bit÷8bit/Byte=800MB/s,。 其實(shí)現(xiàn)在“HyperTransport”構(gòu)架的出現(xiàn),，讓這種實(shí)際意義上的前端總線(FSB)頻率發(fā)生了變化。之前我們知道IA-32架構(gòu)必須有三大重要的構(gòu)件：內(nèi)存控制器Hub (MCH) ,，I/O控制器Hub和PCI Hub,，像Intel很典型的芯片組 Intel 7501、Intel7505芯片組,，為雙至強(qiáng)處理器量身定做的,，它們所包含的MCH為CPU提供了頻率為533MHz的前端總線，配合DDR內(nèi)存,，前端總線帶寬可達(dá)到4.3GB/秒,。但隨著處理器性能不斷提高同時(shí)給系統(tǒng)架構(gòu)帶來了很多問題。而“HyperTransport”構(gòu)架不但解決了問題,，而且更有效地提高了總線帶寬,，比方AMD Opteron處理器，靈活的HyperTransport I/O總線體系結(jié)構(gòu)讓它整合了內(nèi)存控制器,，使處理器不通過系統(tǒng)總線傳給芯片組而直接和內(nèi)存交換數(shù)據(jù),。這樣的話，前端總線(FSB)頻率在AMD Opteron處理器就不知道從何談起了,。

　　CPU的位和字長 位：在數(shù)字電路和電腦技術(shù)中采用二進(jìn)制，代碼只有“0”和“1”,，其中無論是 “0”或是“1”在CPU中都是 一“位”,。字長：電腦技術(shù)中對CPU在單位時(shí)間內(nèi)(同一時(shí)間)能一次處理的二進(jìn)制數(shù)的位數(shù)叫字長。所以能處理字長為8位數(shù)據(jù)的CPU通常就叫8位的CPU,。同理32位的CPU就能在單位時(shí)間內(nèi)處理字長為32位的二進(jìn)制數(shù)據(jù),。字節(jié)和字長的區(qū)別：由于常用的英文字符用8位二進(jìn)制就可以表示，所以通常就將8位稱為一個(gè)字節(jié),。字長的長度是不固定的,，對于不同的CPU、字長的長度也不一樣,。8位的CPU一次只能處理一個(gè)字節(jié),，而32位的CPU一次就能處理4個(gè)字節(jié),，同理字長為64位的CPU一次可以處理8個(gè)字節(jié)。

　　倍頻系數(shù) 倍頻系數(shù)是指CPU主頻與外頻之間的相對比例關(guān)系,。在相同的外頻下,，倍頻越高CPU的頻率也越高。但實(shí)際上,，在相同外頻的前提下,，高倍頻的CPU本身意義并不大。這是因?yàn)镃PU與系統(tǒng)之間數(shù)據(jù)傳輸速度是有限的,，一味追求高倍頻而得到高主頻的CPU就會出現(xiàn)明顯的“瓶頸”效應(yīng)—CPU從系統(tǒng)中得到數(shù)據(jù)的極限速度不能夠滿足CPU運(yùn)算的速度,。一般除了工程樣版的Intel的CPU都是鎖了倍頻的，而AMD之前都沒有鎖,。

　　緩存 緩存大小也是CPU的重要指標(biāo)之一,，而且緩存的結(jié)構(gòu)和大小對CPU速度的影響非常大，CPU內(nèi)緩存的運(yùn)行頻率極高,，一般是和處理器同頻運(yùn)作,，工作效率遠(yuǎn)遠(yuǎn)大于系統(tǒng)內(nèi)存和硬盤。實(shí)際工作時(shí),，CPU往往需要重復(fù)讀取同樣的數(shù)據(jù)塊,，而緩存容量的增大，可以大幅度提升CPU內(nèi)部讀取數(shù)據(jù)的命中率,，而不用再到內(nèi)存或者硬盤上尋找,，以此提高系統(tǒng)性能。但是由于CPU芯片面積和成本的因素來考慮,，緩存都很小,。 L1　Cache(一級緩存)是CPU第一層高速緩存，分為數(shù)據(jù)緩存和指令緩存,。內(nèi)置的L1高速緩存的容量和結(jié)構(gòu)對CPU的性能影響較大,，不過高速緩沖存儲器均由靜態(tài)RAM組成，結(jié)構(gòu)較復(fù)雜,，在CPU管芯面積不能太大的情況下,，L1級高速緩存的容量不可能做得太大。一般服務(wù)器CPU的L1緩存的容量通常在32—256KB,。

　　L2Cache(二級緩存)是CPU的第二層高速緩存,，分內(nèi)部和外部兩種芯片。內(nèi)部的芯片二級緩存運(yùn)行速度與主頻相同,，而外部的二級緩存則只有主頻的一半,。L2高速緩存容量也會影響CPU的性能，原則是越大越好，現(xiàn)在家庭用CPU容量最大的是512KB,，而服務(wù)器和工作站上用CPU的L2高速緩存更高達(dá)256KB-1MB,，有的高達(dá)2MB或者3MB。

　　L3Cache(三級緩存),，分為兩種,，早期的是外置，現(xiàn)在的都是內(nèi)置的,。而它的實(shí)際作用即是,，L3緩存的應(yīng)用可以進(jìn)一步降低內(nèi)存延遲，同時(shí)提升大數(shù)據(jù)量計(jì)算時(shí)處理器的性能,。降低內(nèi)存延遲和提升大數(shù)據(jù)量計(jì)算能力對游戲都很有幫助,。而在服務(wù)器領(lǐng)域增加L3緩存在性能方面仍然有顯著的提升。比方具有較大L3緩存的配置利用物理內(nèi)存會更有效,，故它比較慢的磁盤I/O子系統(tǒng)可以處理更多的數(shù)據(jù)請求,。具有較大L3緩存的處理器提供更有效的文件系統(tǒng)緩存行為及較短消息和處理器隊(duì)列長度。其實(shí)最早的L3緩存被應(yīng)用在AMD發(fā)布的K6-III處理器上,，當(dāng)時(shí)的L3緩存受限于制造工藝,，并沒有被集成進(jìn)芯片內(nèi)部，而是集成在主板上,。在只能夠和系統(tǒng)總線頻率同步的L3緩存同主內(nèi)存其實(shí)差不了多少,。后來使用L3緩存的是英特爾為服務(wù)器市場所推出的Itanium處理器。接著就是P4EE和至強(qiáng)MP,。Intel還打算推出一款9MB L3緩存的Itanium2處理器,，和以后24MB L3緩存的雙核心Itanium2處理器。 但基本上L3緩存對處理器的性能提高顯得不是很重要,，比方配備1MB L3緩存的Xeon MP處理器卻仍然不是Opteron的對手,，由此可見前端總線的增加，要比緩存增加帶來更有效的性能提升,。

　　中央處理器 - 擴(kuò)展指令

　　CPU依靠指令來計(jì)算和控制系統(tǒng),，每款CPU在設(shè)計(jì)時(shí)就規(guī)定了一系列與其硬件電路相配合的指令系統(tǒng)。指令的強(qiáng)弱也是CPU的重要指標(biāo),，指令集是提高微處理器效率的最有效工具之一,。從現(xiàn)階段的主流體系結(jié)構(gòu)講，指令集可分為復(fù)雜指令集和精簡指令集兩部分,，而從具體運(yùn)用看，如Intel的MMX(Multi Media Extended),、SSE,、 SSE2(Streaming-Single instruction multiple data-Extensions 2)、SSE3和AMD的3DNow!等都是CPU的擴(kuò)展指令集，分別增強(qiáng)了CPU的多媒體,、圖形圖象和Internet等的處理能力,。我們通常會把CPU的擴(kuò)展指令集稱為“CPU的指令集”。SSE3指令集也是目前規(guī)模最小的指令集,，此前MMX包含有57條命令,，SSE包含有50條命令，SSE2包含有144條命令,，SSE3包含有13條命令,。目前SSE3也是最先進(jìn)的指令集，英特爾Prescott處理器已經(jīng)支持SSE3指令集,，AMD會在未來雙核心處理器當(dāng)中加入對SSE3指令集的支持,，全美達(dá)的處理器也將支持這一指令集。 CPU內(nèi)核和I/O工作電壓,，從586CPU開始,，CPU的工作電壓分為內(nèi)核電壓和I/O電壓兩種，通常CPU的核心電壓小于等于I/O電壓,。其中內(nèi)核電壓的大小是根據(jù)CPU的生產(chǎn)工藝而定,，一般制作工藝越小，內(nèi)核工作電壓越低;I/O電壓一般都在1.6~5V,。低電壓能解決耗電過大和發(fā)熱過高的問題,。

　　CPU制造工藝

　　制造工藝的微米是指IC內(nèi)電路與電路之間的距離。制造工藝的趨勢是向密集度愈高的方向發(fā)展,。密度愈高的IC電路設(shè)計(jì),，意味著在同樣大小面積的IC中，可以擁有密度更高,、功能更復(fù)雜的電路設(shè)計(jì)?，F(xiàn)在主要的180nm、130nm,、90nm,、65nm。Intel公司更于2007年11月16日發(fā)布了45nm的制造工藝,。

　　CPU指令集

　　(1)CISC指令集

　　CISC指令集,，也稱為復(fù)雜指令集，英文名是CISC,，(Complex Instruction Set Computer的縮寫),。在CISC微處理器中，程序的各條指令是按順序串行執(zhí)行的,，每條指令中的各個(gè)操作也是按順序串行執(zhí)行的,。順序執(zhí)行的優(yōu)點(diǎn)是控制簡單,，但計(jì)算機(jī)各部分的利用率不高，執(zhí)行速度慢,。其實(shí)它是英特爾生產(chǎn)的x86系列(也就是IA-32架構(gòu))CPU及其兼容CPU,，如AMD、VIA的,。即使是現(xiàn)在新起的X86-64(也被成AMD64)都是屬于CISC的范疇,。 要知道什么是指令集還要從當(dāng)今的X86架構(gòu)的CPU說起。X86指令集是Intel為其第一塊16位CPU(i8086)專門開發(fā)的,，IBM1981年推出的世界第一臺PC機(jī)中的CPU—i8088(i8086簡化版)使用的也是X86指令,，同時(shí)電腦中為提高浮點(diǎn)數(shù)據(jù)處理能力而增加了X87芯片，以后就將X86指令集和X87指令集統(tǒng)稱為X86指令集,。 雖然隨著CPU技術(shù)的不斷發(fā)展,，Intel陸續(xù)研制出更新型的i80386、i80486直到過去的PII至強(qiáng),、PIII至強(qiáng),、Pentium 3，最后到今天的Pentium 4系列,、至強(qiáng)(不包括至強(qiáng)Nocona),，但為了保證電腦能繼續(xù)運(yùn)行以往開發(fā)的各類應(yīng)用程序以保護(hù)和繼承豐富的軟件資源，所以Intel公司所生產(chǎn)的所有CPU仍然繼續(xù)使用X86指令集,，所以它的CPU仍屬于X86系列,。由于Intel X86系列及其兼容CPU(如AMD Athlon MP、)都使用X86指令集,，所以就形成了今天龐大的X86系列及兼容CPU陣容,。x86CPU目前主要有intel的服務(wù)器CPU和AMD的服務(wù)器CPU兩類。

　　(2)RISC指令集

　　RISC是英文“Reduced Instruction Set Computing ” 的縮寫,，中文意思是“精簡指令集”,。它是在CISC指令系統(tǒng)基礎(chǔ)上發(fā)展起來的，有人對CISC機(jī)進(jìn)行測試表明,，各種指令的使用頻度相當(dāng)懸殊,，最常使用的是一些比較簡單的指令，它們僅占指令總數(shù)的20%,，但在程序中出現(xiàn)的頻度卻占80%,。復(fù)雜的指令系統(tǒng)必然增加微處理器的復(fù)雜性，使處理器的研制時(shí)間長,，成本高,。并且復(fù)雜指令需要復(fù)雜的操作，必然會降低計(jì)算機(jī)的速度,?；谏鲜鲈?，20世紀(jì)80年代RISC型CPU誕生了，相對于CISC型CPU,，RISC型CPU不僅精簡了指令系統(tǒng)，還采用了一種叫做“超標(biāo)量和超流水線結(jié)構(gòu)”,，大大增加了并行處理能力,。RISC指令集是高性能CPU的發(fā)展方向。它與傳統(tǒng)的CISC(復(fù)雜指令集)相對,。相比而言,，RISC的指令格式統(tǒng)一，種類比較少,，尋址方式也比復(fù)雜指令集少,。當(dāng)然處理速度就提高很多了。目前在中高檔服務(wù)器中普遍采用這一指令系統(tǒng)的CPU,，特別是高檔服務(wù)器全都采用RISC指令系統(tǒng)的CPU,。RISC指令系統(tǒng)更加適合高檔服務(wù)器的操作系統(tǒng)UNIX，現(xiàn)在Linux也屬于類似UNIX的操作系統(tǒng),。RISC型CPU與Intel和AMD的CPU在軟件和硬件上都不兼容,。 目前，在中高檔服務(wù)器中采用RISC指令的CPU主要有以下幾類：PowerPC處理器,、SPARC處理器,、PA-RISC處理器、MIPS處理器,、Alpha處理器,。

　　(3)IA-64

　　EPIC(Explicitly Parallel Instruction Computers，精確并行指令計(jì)算機(jī))是否是RISC和CISC體系的繼承者的爭論已經(jīng)有很多,，單以EPIC體系來說,，它更像Intel的處理器邁向RISC體系的重要步驟。從理論上說,，EPIC體系設(shè)計(jì)的CPU,，在相同的主機(jī)配置下，處理Windows的應(yīng)用軟件比基于Unix下的應(yīng)用軟件要好得多,。 Intel采用EPIC技術(shù)的服務(wù)器CPU是安騰Itanium(開發(fā)代號即Merced),。它是64位處理器，也是IA-64系列中的第一款,。微軟也已開發(fā)了代號為Win64的操作系統(tǒng),，在軟件上加以支持。在Intel采用了X86指令集之后,，它又轉(zhuǎn)而尋求更先進(jìn)的64-bit微處理器,，Intel這樣做的原因是,，它們想擺脫容量巨大的x86架構(gòu),從而引入精力充沛而又功能強(qiáng)大的指令集，于是采用EPIC指令集的IA-64架構(gòu)便誕生了,。IA-64 在很多方面來說,，都比x86有了長足的進(jìn)步。突破了傳統(tǒng)IA32架構(gòu)的許多限制,，在數(shù)據(jù)的處理能力,，系統(tǒng)的穩(wěn)定性、安全性,、可用性,、可觀理性等方面獲得了突破性的提高。

　　IA-64微處理器最大的缺陷是它們?nèi)狈εcx86的兼容,，而Intel為了IA-64處理器能夠更好地運(yùn)行兩個(gè)朝代的軟件,，它在IA-64處理器上(Itanium、Itanium2 ……)引入了x86-to-IA-64的解碼器,，這樣就能夠把x86指令翻譯為IA-64指令,。這個(gè)解碼器并不是最有效率的解碼器，也不是運(yùn)行x86代碼的最好途徑(最好的途徑是直接在x86處理器上運(yùn)行x86代碼),，因此Itanium 和Itanium2在運(yùn)行x86應(yīng)用程序時(shí)候的性能非常糟糕,。這也成為X86-64產(chǎn)生的根本原因。

　　(4)X86-64 (AMD64 / EM64T)

　　AMD公司設(shè)計(jì),，可以在同一時(shí)間內(nèi)處理64位的整數(shù)運(yùn)算,，并兼容于X86-32架構(gòu)。其中支持64位邏輯定址,，同時(shí)提供轉(zhuǎn)換為32位定址選項(xiàng);但數(shù)據(jù)操作指令默認(rèn)為32位和8位,，提供轉(zhuǎn)換成64位和16位的選項(xiàng);支持常規(guī)用途寄存器，如果是32位運(yùn)算操作,，就要將結(jié)果擴(kuò)展成完整的64位,。這樣，指令中有“直接執(zhí)行”和“轉(zhuǎn)換執(zhí)行”的區(qū)別,，其指令字段是8位或32位,，可以避免字段過長。 x86-64(也叫AMD64)的產(chǎn)生也并非空穴來風(fēng),，x86處理器的32bit尋址空間限制在4GB內(nèi)存,，而IA-64的處理器又不能兼容x86。AMD充分考慮顧客的需求,，加強(qiáng)x86指令集的功能,，使這套指令集可同時(shí)支持64位的運(yùn)算模式，因此AMD把它們的結(jié)構(gòu)稱之為x86-64,。在技術(shù)上AMD在x86-64架構(gòu)中為了進(jìn)行64位運(yùn)算,，AMD為其引入了新增了R8-R15通用寄存器作為原有X86處理器寄存器的擴(kuò)充,，但在而在32位環(huán)境下并不完全使用到這些寄存器。原來的寄存器諸如EAX,、EBX也由32位擴(kuò)張至64位,。在SSE單元中新加入了8個(gè)新寄存器以提供對SSE2的支持。寄存器數(shù)量的增加將帶來性能的提升,。與此同時(shí),，為了同時(shí)支持32和64位代碼及寄存器，x86-64架構(gòu)允許處理器工作在以下兩種模式：Long Mode(長模式)和Legacy Mode(遺傳模式),，Long模式又分為兩種子模式(64bit模式和Compatibility mode兼容模式)。該標(biāo)準(zhǔn)已經(jīng)被引進(jìn)在AMD服務(wù)器處理器中的Opteron處理器,。而今年也推出了支持64位的EM64T技術(shù),，再還沒被正式命為EM64T之前是IA32E，這是英特爾64位擴(kuò)展技術(shù)的名字,，用來區(qū)別X86指令集,。Intel的EM64T支持64位sub-mode，和AMD的X86-64技術(shù)類似,，采用64位的線性平面尋址,，加入8個(gè)新的通用寄存器(GPRs)，還增加8個(gè)寄存器支持SSE指令,。與AMD相類似,，Intel的64位技術(shù)將兼容IA32和IA32E，只有在運(yùn)行64位操作系統(tǒng)下的時(shí)候,，才將會采用IA32E,。IA32E將由2個(gè)sub-mode組成：64位sub-mode和32位sub-mode，同AMD64一樣是向下兼容的,。Intel的EM64T將完全兼容AMD的X86-64技術(shù)?，F(xiàn)在Nocona處理器已經(jīng)加入了一些64位技術(shù)，Intel的Pentium 4E處理器也支持64位技術(shù),。 應(yīng)該說,，這兩者都是兼容x86指令集的64位微處理器架構(gòu)，但EM64T與AMD64還是有一些不一樣的地方,，AMD64處理器中的NX位在Intel的處理器中將沒有提供,。

　　中央處理器 - 超流水線與超標(biāo)量

　　在解釋超流水線與超標(biāo)量前，先了解流水線(pipeline),。流水線是Intel首次在486芯片中開始使用的,。流水線的工作方式就象工業(yè)生產(chǎn)上的裝配流水線。在CPU中由—6個(gè)不同功能的電路單元組成一條指令處理流水線,，然后將一條X86指令分成5—6步后再由這些電路單元分別執(zhí)行,，這樣就能實(shí)現(xiàn)在一個(gè)CPU時(shí)鐘周期完成一條指令,，因此提高CPU的運(yùn)算速度。經(jīng)典奔騰每條整數(shù)流水線都分為四級流水,，即指令預(yù)取,、譯碼、執(zhí)行,、寫回結(jié)果,，浮點(diǎn)流水又分為八級流水。 超標(biāo)量是通過內(nèi)置多條流水線來同時(shí)執(zhí)行多個(gè)處理器,，其實(shí)質(zhì)是以空間換取時(shí)間,。而超流水線是通過細(xì)化流水、提高主頻,，使得在一個(gè)機(jī)器周期內(nèi)完成一個(gè)甚至多個(gè)操作,，其實(shí)質(zhì)是以時(shí)間換取空間。例如Pentium 4的流水線就長達(dá)20級,。將流水線設(shè)計(jì)的步(級)越長,，其完成一條指令的速度越快，因此才能適應(yīng)工作主頻更高的CPU,。但是流水線過長也帶來了一定副作用,，很可能會出現(xiàn)主頻較高的CPU實(shí)際運(yùn)算速度較低的現(xiàn)象，Intel的奔騰4就出現(xiàn)了這種情況,，雖然它的主頻可以高達(dá)1.4G以上,，但其運(yùn)算性能卻遠(yuǎn)遠(yuǎn)比不上AMD 1.2G的速龍甚至奔騰III。