直接生成testbench的perl腳本
該腳本適用于對verliog代碼,,直接生成testbench,; 對于信號線太多的verilog代碼例化時,用該腳本兩秒鐘就可以搞定,。 使用:在perl編譯環(huán)境中輸入perl verilog_tb.pl arm_top.v 試試吧 注意:arm_top.v被替換成你所需要的例化文件,,另外要將verilog_tb.pl arm_top.v放在同一個文件夾中,這樣就可以生成tb_arm_top.v的測試文件了,。 將該文件進行簡單的修改,,可以用于生成systemverilog的測試top文件 |
|
來自: aixuexidewau1 > 《待分類》