國家專利局專利信息公開了一份華為的芯片相關(guān)專利,，專利摘要顯示,，這是一種芯片堆疊封裝及終端設(shè)備，申請時(shí)間在2019年9月30日,，可能說明它很早就已預(yù)見到芯片制造工藝開發(fā)將遇到瓶頸,，為此以芯片堆疊技術(shù)開辟提升芯片性能的新道路。

由于眾所周知的原因,，臺(tái)積電自2020年9月15日之后無法再為華為代工生產(chǎn)芯片,，而華為申請的芯片堆疊專利卻是一年之前，這意味著華為其實(shí)申請芯片堆疊專利并非因?yàn)榭紤]到芯片代工廠無法為它代工芯片,，而更多著眼于芯片制造工藝開發(fā)面臨的瓶頸,。

業(yè)界指出臺(tái)積電研發(fā)7nm工藝的時(shí)候就已發(fā)現(xiàn)先進(jìn)工藝的研發(fā)難度越來越大,，投資規(guī)模也是指數(shù)級(jí)上升，這將導(dǎo)致芯片制造企業(yè)自身需要投入覺得的資金,，自然也將導(dǎo)致采用先進(jìn)工藝生產(chǎn)芯片的芯片企業(yè)難以承受昂貴的成本,。

至今臺(tái)積電最先進(jìn)的5nm工藝（包含改進(jìn)版的4nm）客戶都只有蘋果、聯(lián)發(fā)科,、高通等寥寥可數(shù)的客戶,，原因就在于先進(jìn)工藝的價(jià)格實(shí)在太貴了，昂貴的價(jià)格導(dǎo)致只有利潤高的芯片才能承受得起,，而客戶過少反過來又會(huì)導(dǎo)致分?jǐn)偝杀靖?，進(jìn)一步強(qiáng)化芯片代工高成本。

先進(jìn)工藝的研發(fā)難度加大,，也導(dǎo)致了臺(tái)積電的3nm工藝進(jìn)展不順,，此前臺(tái)積電幾乎每年升級(jí)一代工藝制程，然而3nm工藝卻已經(jīng)被延遲了,，本來3nm工藝應(yīng)該在去年投產(chǎn)的,，但是預(yù)計(jì)今年才能投產(chǎn)，蘋果等客戶只好采用臺(tái)積電4nm工藝,，這也導(dǎo)致蘋果的A15處理器性能提升幅度相當(dāng)有限,。

面對(duì)芯片制造工藝開發(fā)難度以及成本的極速提升，為了增強(qiáng)自己的芯片代工業(yè)務(wù)競爭力,，臺(tái)積電開發(fā)了3D WOW封裝工藝,，并于近期為英國一家芯片企業(yè)生產(chǎn)了一款以7nm工藝生產(chǎn)再輔以3D WOW封裝技術(shù)的芯片，結(jié)果顯示性能提升幅度高達(dá)40%,，遠(yuǎn)超5nm工藝帶來的性能提升幅度,。

之后蘋果發(fā)布的M1 ultra以特殊的方式將兩顆M1芯片聯(lián)結(jié)在一起，結(jié)果成為史上性能最強(qiáng)的PC處理器,，這再次證明了以類似芯片堆疊的方式可以有效提升芯片的性能,，于是類似芯片堆疊的技術(shù)迅速獲得了業(yè)界的熱議和認(rèn)可。

再之后Intel聯(lián)合AMD,、Arm,、高通、臺(tái)積電,、三星,、日月光、谷歌云,、Meta,、微軟等行業(yè)巨頭成立Chiplet標(biāo)準(zhǔn)聯(lián)盟，這也是一種將芯片封裝在一起提升性能的方式,，主要原因在于這些企業(yè)都已認(rèn)識(shí)到持續(xù)提升芯片制造工藝已面臨巨大的困難,，尤其是Intel在開發(fā)10nm和7nm工藝上遇到巨大的阻礙,，更是迫切的希望開辟提升芯片性能的新道路。

如今國家專利局公開的信息顯示華為早在兩年多前就已申請了芯片堆疊專利,，意味著華為比它們早了許多時(shí)間認(rèn)識(shí)到芯片堆疊技術(shù)的優(yōu)勢,，無疑證明了華為的前瞻性，華為對(duì)芯片的深刻理解可能在于它本身是芯片設(shè)計(jì)企業(yè),，但是同時(shí)又與臺(tái)積電合作研發(fā)芯片工藝多年,，因此得以更早認(rèn)識(shí)到開辟新道路的必要。

如今全球芯片市場已發(fā)生重大變化,，知名蘋果分析師郭明錤指出手機(jī)行業(yè)已出現(xiàn)較大的芯片庫存,，芯片的繁榮周期或許即將結(jié)束，隨著芯片繁榮周期的結(jié)束,，芯片方面賺取豐厚利潤的階段也到結(jié)束的時(shí)候,，控制成本可能成為它們的重要考慮，而芯片堆疊技術(shù)可以落后工藝生產(chǎn)出性能更強(qiáng)的芯片,，而成本卻低得多,，這或許將成為芯片企業(yè)優(yōu)先考慮的辦法，已取得專利的華為無疑已站在制高點(diǎn),。