一、串?dāng)_的概念

串?dāng)_是兩條信號線之間的耦合,、信號之間的互感和互容引起的,。當(dāng)信號在傳輸線上傳播時，相鄰信號線之間由于電磁場的相互耦合會產(chǎn)生不期望的噪聲電壓信號,，即能量由一條線耦合到另一條線上,。根據(jù)耦合的機(jī)理不同，可分為電感應(yīng)（容性）耦合和磁感應(yīng)（感性）耦合,。產(chǎn)生串?dāng)_（crosstalk）的信號被稱為干擾源（Aggressor）或動態(tài)線（active line）,而收到干擾的信號被稱為被干擾對象（Victim）或靜態(tài)線（passive line）,。通常，一個網(wǎng)絡(luò)既是干擾源又是被干擾對象,。
串?dāng)_是發(fā)生在一個網(wǎng)絡(luò)的信號路徑及返回路徑和另一個網(wǎng)絡(luò)的信號路徑及返回路徑之間的一種效應(yīng),。
耦合機(jī)制：動態(tài)線上的電壓變化可在周圍產(chǎn)生電場，而電場對于處于其中的導(dǎo)體上的電荷流動有一定的影響,，因此與靜態(tài)線相互作用后就會出現(xiàn)容性（電感應(yīng)）耦合,。
動態(tài)線上的電流變化將會在導(dǎo)體周圍產(chǎn)生磁場，而這個磁場會對處于其中的電荷移動產(chǎn)生影響，從而使靜態(tài)線上出現(xiàn)感性（磁感應(yīng)）耦合,。
耦合并不是時時刻刻發(fā)生的,，本人經(jīng)過咨詢和查找資料，了解如下：
當(dāng)信號沿著動態(tài)線傳播時,，僅在信號邊沿附近的特殊區(qū)域,，即存在dV/dt或dI/dt的區(qū)域,，才有耦合電流流到靜態(tài)線上,。導(dǎo)線上除此之外的任何地方，電流和電壓都為常數(shù),，所以不會出現(xiàn)耦合噪聲電流,。
這個地方還希望各路大神指教！??！

二、近端串?dāng)_和遠(yuǎn)端串?dāng)_

對于長線的耦合串?dāng)_,，在靜態(tài)線上兩端測得噪聲電壓明顯不同,，為了區(qū)分這兩端，把距離干擾源端最近的一端稱為近端干擾（信號傳輸方向的后方）,，距離干擾源端最遠(yuǎn)的一端稱為遠(yuǎn)端干擾（信號傳輸?shù)那胺剑?。大家看到的兩種串?dāng)_的峰值不一樣是因為近端串?dāng)_是連續(xù)值，遠(yuǎn)端串?dāng)_是疊加值,。近端串?dāng)_和線間距有關(guān),，遠(yuǎn)端串?dāng)_和線間距還有走線的并行長度有關(guān)。(互容和間距有關(guān),，互感和并行長度有關(guān),）

近端噪聲與容性耦合電流和感性耦合電流的總和有關(guān),。遠(yuǎn)端噪聲與容性耦合電流和感性耦合電流的差有關(guān)。

三,、影響串?dāng)_的因素

線間距：串?dāng)_隨著間距的增大而降低,，粗略估算間距從一倍間距拉遠(yuǎn)到兩倍間距串?dāng)_降一半，拉遠(yuǎn)到三倍串?dāng)_再降一半,。
介電常數(shù)：使用低介電常數(shù)材料時,，為了保證特性阻抗不變而相應(yīng)采用更小的介質(zhì)厚度，這樣減小了近端串?dāng)_和遠(yuǎn)端串?dāng)_,。
阻抗：當(dāng)兩端都不匹配時,，使得兩端串?dāng)_均反射到另一端，相互干擾,。即：干擾波形是串?dāng)_和反射的疊加,。根據(jù)端阻抗與傳輸線特性阻抗的關(guān)系決定反射幅值和極性，多次反射后幅值漸小至穩(wěn)定。
減下串?dāng)_的方法：
1.布線時盡可能增加線的間距,，減小線的平行長度,，從而減小串?dāng)_。
2.高速信號線在滿足先前條件下,，正確的源端端接可以減小或消除反射,，從而減小串?dāng)_。
3.對于帶狀線和微帶線盡量減小走線到地平面的距離,，從而減小串?dāng)_,。
4.層疊設(shè)計時，盡量使用電源平面或地平面來隔離兩個信號層,，如果兩個信號層不得相鄰,，采用垂直布線。
5.在串?dāng)_較嚴(yán)重的兩條線之間插入一條地線,，可以起到隔離的作用,，從而減小串?dāng)_。
6.盡量避免電源和地平面的分割,。
7.用差分線來傳輸關(guān)鍵的高速信號,。

四、仿真數(shù)據(jù)

下面是本人自己的串?dāng)_仿真數(shù)據(jù),，大家有興趣的可以看下哈：

Anasys SIwave 仿真的近端串?dāng)_與遠(yuǎn)端串?dāng)_

Cadence Sigrity SPEED2000 仿真的近端串?dāng)_與遠(yuǎn)端串?dāng)_

下面是不同的間距不同的串?dāng)_影響,，可能差別不是很大，但是還是會有差別,。這可能很好的說明想要優(yōu)化串?dāng)_不是單個因素就能解決的,，需要多方面考慮：

以上資料主要參考《Cadence 高速電路設(shè)計》、《ANSYS信號完整性分析與仿真實例》