|
2015年臺積電憑借自家的InFO封裝技術(shù)脫穎而出,，獨攬?zhí)O果手機(jī)處理器訂單直到2020年的事跡還歷歷在目。而現(xiàn)在,，臺積電正在以迅雷不及掩耳之勢加大對封測的投入,，其準(zhǔn)備耗資100億美元在臺灣苗栗縣建立一個新的封測工廠。從臺積電在封測廠的重金投資,，可以看出臺積電對封裝領(lǐng)域的重視,。半導(dǎo)體行業(yè)正處于一個轉(zhuǎn)折點，隨著CMOS規(guī)模的放緩,，后摩爾時代,，先進(jìn)封裝技術(shù)已經(jīng)成為高性能芯片的必選項，也被視作延續(xù)摩爾定律生命周期的關(guān)鍵,，市場對IC封裝技術(shù)的需求正以肉眼可見的速度襲來。因此,，先進(jìn)封裝技術(shù)已進(jìn)入其最成功的時期,。 先進(jìn)封裝市場持續(xù)增長，代工廠入局 在經(jīng)歷了2017年和2018年兩位數(shù)的增長和創(chuàng)紀(jì)錄的收入后,，雖然整個2019年半導(dǎo)體行業(yè)市場放緩,，但Yole預(yù)計，先進(jìn)封裝市場將繼續(xù)保持其增長勢頭,，年增長率約6%,。總體而言,，先進(jìn)封裝市場將以8%的年復(fù)合增長率增長,，預(yù)計2024年將達(dá)到440億美元。2018年,，倒裝芯片占據(jù)了先進(jìn)封裝市場的81%,。然而，據(jù)Yole預(yù)計,，到2024年,，它的份額將下降到72%左右。在不同的先進(jìn)封裝平臺中，3D IC堆疊和扇出將分別以大約26%的速度增長,，并且它們在不同應(yīng)用領(lǐng)域的采用將繼續(xù)增加,。同時，也沒有任何其他技術(shù)能夠提供基于TSV,、混合粘結(jié)或兩者結(jié)合的實際堆疊技術(shù)所達(dá)到的性能和集成水平,。高端TSV市場的增長由3D內(nèi)存(HBM和3D DDR DRAM)、2.5D基于interposar的裸片分區(qū)和邏輯內(nèi)存集成主導(dǎo),。而在AI / ML,，HPC和數(shù)據(jù)中心的帶領(lǐng)下，HBM業(yè)務(wù)正在高速增長,。扇出封裝在更多應(yīng)用（BB,，PMIC，RF,，APE,，存儲器）中得到了利用，同時又開拓了新市場,。實際上,，扇形封裝市場有望呈現(xiàn)強(qiáng)勁增長，在2018年至2024年期間,，以移動設(shè)備為主的fan-in WLP將以6.5%的年符合增長率增長,。于是來自不同業(yè)務(wù)模式的玩家都加入了這一市場。在不斷發(fā)展的商業(yè)環(huán)境中,，半導(dǎo)體供應(yīng)鏈正經(jīng)歷著重大的變革,。一些企業(yè)已經(jīng)成功地擴(kuò)展到一種新的商業(yè)模式，并對IC制造鏈產(chǎn)生了重大影響,。例如軟件企業(yè)如谷歌,、微軟、Facebook和阿里巴巴正在設(shè)計他們自己的處理器,，參看之前文章《云廠商大舉進(jìn)軍芯片，半導(dǎo)體格局恐生變》,。但最大的變化是代工廠開始向高級封裝業(yè)務(wù)擴(kuò)張,。雖然相對來說他們是新來者，但其產(chǎn)生的影響是巨大的,。在代工廠中,，尤其要說臺積電和三星，臺積電在Fan-out和3D先進(jìn)封裝平臺方面已處于領(lǐng)先地位,，如今其先進(jìn)封裝技術(shù)儼然已成為一項成熟的業(yè)務(wù),，并為其帶來了可觀的收入,。三星的FO-PLP技術(shù)也已用于自家的手表中。這些代工廠商的加入,，無疑在蠶食專業(yè)封測代工廠(OSAT)的市場,，尤其是那些參與先進(jìn)封裝技術(shù)的OSAT企業(yè)。臺積電開創(chuàng)了多個先進(jìn)封裝技術(shù) 對先進(jìn)封裝技術(shù)的審時把握是如今臺積電獨領(lǐng)風(fēng)騷的重要一環(huán),，也是臺積電甩開三星,、英特爾的主要差異點。自2011年臺積電引入CoWoS作為用于異構(gòu)集成的硅接口的高端先進(jìn)封裝平臺以來,，從InFO(及其多個版本的InFO- os,、InFO- aip)到SoIC，再到3D多棧(MUST)系統(tǒng)集成技術(shù)和3D MUST-in-MUST (3D- mim扇出封裝)等一系列創(chuàng)新,。對先進(jìn)封裝技術(shù)的重視,，臺積電是第一人。早在2011年的臺積電第三季法說會上,，張忠謀就宣布臺積電要進(jìn)軍封裝領(lǐng)域,，其第一個產(chǎn)品，叫做“基片上晶圓封裝”（CoWoS）,，就是將邏輯芯片和DRAM放在矽中介層（interposer）上面,，然后封裝在基板上。在2012年,，TSMC與Xilinx一起推出了當(dāng)時最大的FPGA,，它由四個相同的28nm FPGA芯片并排安裝在硅中介層上。他們還開發(fā)了硅通孔（TSV）,，通過微凸點和再分布層（RDL）將這些構(gòu)件相互連接,。這就是采用CoWoS封裝技術(shù)的產(chǎn)品。這種基于block和EDA支持的封裝技術(shù)已成為高性能和高功率設(shè)計的行業(yè)標(biāo)準(zhǔn),。當(dāng)今最常見的應(yīng)用是將CPU / GPU / TPU與一個或多個高帶寬內(nèi)存（HBM）組合在一起。CoWoS封裝技術(shù)主要目標(biāo)是人工智能,、網(wǎng)絡(luò)和高性能計算應(yīng)用,，臺積電投入CoWoS（基板上晶圓上芯片封裝）制程研發(fā)到量產(chǎn)已有將近10年時間，發(fā)展到現(xiàn)在,，CoWoS已是一種非常成熟的技術(shù),，具有非常高的產(chǎn)量，已經(jīng)批量生產(chǎn)超過五年,。臺積電現(xiàn)在最先進(jìn)的CoWoS技術(shù)已可在芯片及基板的中介層（interposer）中達(dá)到5層金屬層（metal layers）及深溝槽電晶體（DTC）,。臺積電于2017年宣布了集成式FanOut技術(shù)（InFO）。它使用聚酰胺薄膜代替CoWoS中的硅中介層,，從而降低了單位成本和封裝高度,，這兩項都是移動應(yīng)用的重要標(biāo)準(zhǔn)。InFO封裝技術(shù)主要是針對手機(jī)芯片打造的，對于5G移動平臺,，TSMC具有用于移動應(yīng)用InFO_POP,，用于RF前端模塊應(yīng)用的InFO Antenna-in-package（InFO_AiP）以及用于RF前端模塊的多堆棧（MUST）。蘋果A系列應(yīng)用處理器是InFO_PoP封裝最大客戶,。臺積電已經(jīng)出貨了數(shù)千萬個用于智能手機(jī)的InFO設(shè)計,。臺積電2017年開始將InFO_oS技術(shù)應(yīng)用在HPC芯片并進(jìn)入量產(chǎn)，預(yù)估2020年InFO_oS技術(shù)可有效整合9顆芯片在同一芯片封裝中,。至于應(yīng)用在人工智能推理芯片的InFO_MS技術(shù)在去年下半年認(rèn)證通過,，可支援1倍光罩尺寸中介層及整合HBM2記憶體。另外,，臺積電還在持續(xù)擴(kuò)大整合型扇出晶圓級封裝（InFO WLP）應(yīng)用,，繼2019年完成整合型扇出暨基板（InFO_oS）、整合型扇出暨記憶體及基板（InFO_MS）等先進(jìn)封裝技術(shù)認(rèn)證及進(jìn)入量產(chǎn)階段,，臺積電再針對高效能運算（HPC）晶片推出InFO等級的系統(tǒng)單晶圓（System-on-Wafer,，SoW）技術(shù)，能將HPC芯片在不需要基板及PCB情況下直接與散熱模組整合在單一封裝中,。CoWoS和InFO都屬于2.5D IC封裝技術(shù),，臺積電在3D IC封裝上還有SoIC及WoW。2018年,，在美國加州圣克拉拉舉行的第24屆年度技術(shù)研討會上,，臺積電宣布推出晶圓堆棧（Wafer-on-Wafer，簡稱 WoW）的技術(shù),。藉由這樣的技術(shù),，GPU業(yè)者包括英偉達(dá)（Nvidia）及AMD都將會受惠，他們不再需要通過增加芯片物理尺寸,，或縮小制造工藝來達(dá)到提升產(chǎn)品性能的目的,。臺積電的目標(biāo)是把WoW用在未來的7納米和5納米制造工藝。SoIC是臺積電的下一代“真正的”3D封裝技術(shù),。因看好未來 5G,、人工智能、高效能運算（HPC）等新應(yīng)用,，而且芯片設(shè)計走向異質(zhì)整合及系統(tǒng)化設(shè)計,，臺積電不斷擴(kuò)大先進(jìn)封裝技術(shù)研發(fā)，于2019年推出了集成芯片系統(tǒng)（SoIC）技術(shù),。SoIC是一種創(chuàng)新的多芯片堆疊技術(shù),，可用于10nm及以下芯片的晶片粘接。SoIC技術(shù)是將多個 dice堆疊到“ 3D構(gòu)件”（又稱為“ 3D小芯片”）中的一種非常強(qiáng)大的方法,。與典型的帶有微凸點的3DIC解決方案相比,，臺積電的SoIC提供了更高的凸點密度和速度,，同時消耗更少的電能。更重要的是,，SoIC是一個“前端”集成解決方案,，在封裝之前連接兩個或多個裸片。因此,，在臺積電的“后端”先進(jìn)封裝技術(shù)(如InFO或CoWoS)中,，SoIC棧可以與其他SoIC或芯片進(jìn)一步集成,，提供強(qiáng)大的“3D-by-3D”系統(tǒng)級解決方案,。去年臺積電順利試產(chǎn)7nm系統(tǒng)整合芯片（SoIC）及 16 納米晶圓堆疊晶圓（WoW）等 3D IC 封裝制程，預(yù)期 2021 年之后進(jìn)入量產(chǎn),。借助上述封裝技術(shù),，臺積電正在率先對半導(dǎo)體業(yè)務(wù)進(jìn)行另一項變革。CoWoS,，InFO尤其是SoIC使半導(dǎo)體和系統(tǒng)供應(yīng)商能夠從當(dāng)今較低復(fù)雜度（和較低價值）的組件級IC遷移到IC封裝中非常高復(fù)雜度和高價值的系統(tǒng)級解決方案,。這三種先進(jìn)的IC封裝解決方案正在加速一個重要的行業(yè)趨勢：IC和系統(tǒng)價值創(chuàng)造的很大一部分正從芯片轉(zhuǎn)移到封裝。不止是在工藝上,，三星和臺積電也在高端封裝領(lǐng)域不時較量。三星發(fā)力的封裝技術(shù)主要是面板級扇出型封裝（FO-PLP）,，也是一眾涉足FOPLP業(yè)務(wù)的廠商中最激進(jìn)的一家,。三星在FOPLP投資已超過4億美元，2018年,，三星在其最新的Galaxy手表中引用該技術(shù)集成應(yīng)用處理器單元（APU）,。三星 FOPLP是與臺積電InFO-WLP所對標(biāo)的，都是用于手機(jī)芯片的封裝技術(shù),。據(jù)拓璞產(chǎn)業(yè)研究所介紹,，三星 FOPLP與臺積電InFO-WLP的技術(shù)比較，最大不同在于封裝尺寸的大小差異,，若依現(xiàn)行晶圓尺寸,，InFO-WLP技術(shù)最大只能以12寸大小為主，但該技術(shù)卻可透過垂直堆棧方式,，將芯片整合于PoP(Package on Package)型式,，強(qiáng)化整體元件的功能性,。為何三星會如此激進(jìn)的研發(fā)FO-PLP技術(shù),？事情要從2015年說起，彼時三星與臺積電共同競爭Apple手機(jī)處理器訂單,，那時候臺積電除了在IC制程有優(yōu)勢外,，在封裝技術(shù)方面,，因自身擁有InFO-FOWLP技術(shù)，攬獲了蘋果手機(jī)直到2020年手機(jī)處理器的獨家生產(chǎn)訂單,。這是三星電子忽視半導(dǎo)體封裝技術(shù)所付出的代價,，馬失前蹄的三星于是決定在2015年成立特別工作小組。2016年,，三星成立了新的FOPLP部門,，并建設(shè)了生產(chǎn)線開始為2018年8月發(fā)布的Galaxy Watch制造用于應(yīng)用處理器（AP）的FOPLP產(chǎn)品。三星也成為第一家FOPLP進(jìn)入量產(chǎn)的廠商,。據(jù)三星副總裁Richard（KwangWook）Bae此前在采訪中介紹,，三星使用510 x 415mm尺寸的面板制造FOPLP，已經(jīng)開發(fā)出了高達(dá)800 x 600mm規(guī)格的面板,。因此,，面板尺寸可以根據(jù)客戶要求更改。三星用于Galaxy Watch的FOPLP有3個重布線層（RDL）和1個背面RDL（Backside RDL）,，將標(biāo)準(zhǔn)的層疊（PoP）結(jié)構(gòu)應(yīng)用于AP和PMIC的多芯片封裝,。通過應(yīng)用FOPLP，可以將封裝的厚度減少20％以上,，從而提高了電氣和熱性能,，并有助于擴(kuò)大產(chǎn)品的電池容量。但是業(yè)界對面板級扇出封裝的可行性存在一些疑慮,，由于市場規(guī)模還不足以滿足產(chǎn)線的滿產(chǎn)運行,，擁有高性能半導(dǎo)體的智能手機(jī)用處理器封裝技術(shù)之外，還需要能供應(yīng)給數(shù)千萬臺智能手機(jī)的生產(chǎn)力,，但目前三星電子FOPLP技術(shù)只能應(yīng)用在智能手表處理器上,，尚未有智能手機(jī)用的處理器產(chǎn)品，此外也只有一條FOPLP產(chǎn)線,。因此,，行業(yè)仍然沒有做好迎接扇出型面板級封裝的準(zhǔn)備。但是Richard表示,，面板級比晶圓級更具競爭力,。隨著封裝尺寸的增長，晶圓面積的利用率正在降低,。因此,，對于異構(gòu)集成和扇出型系統(tǒng)級封裝（FOSiP），來自面板的封裝數(shù)量多于來自晶圓的封裝數(shù)量,。由于這些原因,，F(xiàn)OPLP應(yīng)該有利于異構(gòu)集成或FOSiP。目前FOPLP主要用于移動應(yīng)用,。但在不久的將來,，F(xiàn)OPLP將擴(kuò)展到尺寸超過15 x 15的異構(gòu)集成,。2019年10月，三星宣布,，已開發(fā)出業(yè)界首個12層3D-TSV（硅穿孔）技術(shù),。三星的這項新創(chuàng)新被認(rèn)為是大規(guī)模生產(chǎn)高性能芯片所面臨的的最具挑戰(zhàn)性的封裝技術(shù)之一，因為它需要極高的精度才能通過擁有60,000多個TSV孔的三維配置垂直互連12個DRAM芯片,。其封裝的厚度（720?）與當(dāng)前的8層高帶寬存儲器（HBM2）產(chǎn)品相同,，這在元器件設(shè)計上是一項重大進(jìn)步。這將幫助客戶發(fā)布具有更高性能容量的下一代大容量產(chǎn)品,，而無需更改其系統(tǒng)配置設(shè)計,。該12層3D-TSV技術(shù)將為數(shù)據(jù)密集型和超高速應(yīng)用提供最高的DRAM性能。而且,，通過將堆疊層數(shù)從8個增加到12個,，三星很快將能夠批量生產(chǎn)24 GB *高帶寬內(nèi)存，其容量是當(dāng)今市場上8GB高帶寬內(nèi)存的三倍,。三星電子TSP（測試與系統(tǒng)封裝）執(zhí)行副總裁Hong-Joo Baek表示：“隨著各種新時代的應(yīng)用（例如人工智能（AI）和高性能計算（HPC））,，確保超高性能存儲器的所有復(fù)雜性的封裝技術(shù)變得越來越重要”?！半S著摩爾定律的擴(kuò)展達(dá)到其極限,，預(yù)計3D-TSV技術(shù)的作用將變得更加關(guān)鍵。我們希望站在這一最新的芯片封裝技術(shù)的最前沿”,，他進(jìn)一步指出,。另一方面，三星電子為擴(kuò)大半導(dǎo)體封裝技術(shù)陣容,，不僅開發(fā)FOPLP,，也開發(fā)FOWLP技術(shù)。還在2019年上半年收購子公司三星電機(jī)的半導(dǎo)體封裝PLP事業(yè),，不斷加強(qiáng)封裝的實力,。除了臺積電和三星，英特爾也發(fā)布了3D封裝技術(shù)Foveros,，首次在邏輯芯片中實現(xiàn)3D堆疊,，對不同種類芯片進(jìn)行異構(gòu)集成。聯(lián)華電子是2.5D封裝硅接口的主要供應(yīng)商,。同時,，國內(nèi)的武漢新芯也在為圖像傳感器和高性能應(yīng)用提供3D IC TSV封裝?？偟膩碚f,，這些廠商在將封裝從基材轉(zhuǎn)移到硅平臺上起到了重要作用。未來幾年，先進(jìn)封裝將成為半導(dǎo)體一線龍頭廠商之間競爭的焦點,。
|
