PCB設(shè)計(jì)前準(zhǔn)備

1,、準(zhǔn)確無(wú)誤的原理圖。包括完整的原理圖文件和網(wǎng)表,，帶有元件編碼的正式的BOM,。原理圖中所有器件的PCB封裝（對(duì)于封裝庫(kù)中沒(méi)有的元件，硬件工程師應(yīng)提供datasheet或者實(shí)物,，并指定引腳的定義順序）,。

2、提供PCB大致布局圖或重要單元,、核心電路擺放位置,、安裝孔位置、需要限制定位的元件,、禁布區(qū)等相關(guān)信息,。

設(shè)計(jì)要求

設(shè)計(jì)者必須詳細(xì)閱讀原理圖，與項(xiàng)目工程師充分交流,，了解電路架構(gòu),，理解電路工作原理，對(duì)于關(guān)鍵信號(hào)的布局布線要求清楚明了,。

　　設(shè)計(jì)流程

　　1,、PCB文檔規(guī)范

文件命名規(guī)則：采用編號(hào)方法控制PCB文件的版本。文件名的構(gòu)成為：項(xiàng)目代號(hào)-板名-版本號(hào)-日期,。

說(shuō)明：

項(xiàng)目代號(hào)：對(duì)于不同項(xiàng)目工程采用內(nèi)部編號(hào)表示,，如安維–AW，數(shù)倫–SL等。

板名：用英文作簡(jiǎn)單的說(shuō)明,。例如底板–mainboard,，面板–panel等。

版本號(hào)統(tǒng)一采用兩位,，即V10,、V11、V30…,。如果有原理圖的變化,，版本升級(jí)改變第一位數(shù)字，如V10-V20,；如果只是布局布線的變化,，版本升級(jí)改變第二位數(shù)字，即V10-V11以此類推,。

日期：包含年月日,，格式為20100108。

整個(gè)編碼中只能包含數(shù)字和字母,，以中劃線連接,。

例子：

以安維底板為例，文件名為：AW-mainboard-v10-20100108

　　2,、確定元件的封裝

打開(kāi)網(wǎng)表,，將所有封裝瀏覽一遍，確保所有元件的封裝都準(zhǔn)確無(wú)誤,，特別是封裝的尺寸,、引腳順序、孔徑大小和孔的類型與電氣屬性（第25層）必須和datasheet上的規(guī)格一致,，而焊盤(pán)引腳要考慮比datasheet給定尺寸要大一點(diǎn),。

對(duì)于元件的封裝庫(kù)和BOM應(yīng)該由專人管理維護(hù)，保證版本統(tǒng)一,。

　　3,、建立PCB板框

根據(jù)客戶需求確定板框的大小和接口的位置，以及安裝孔,、禁布區(qū),、鋪銅區(qū)等相關(guān)信息。

　　4,、載入網(wǎng)表

載入網(wǎng)表到PCB，檢查導(dǎo)入報(bào)告,，確保所有元器件的封裝都正確無(wú)誤,。

　　5、疊層設(shè)置

疊層設(shè)置需要考慮的因素：

1. 穩(wěn)定,、低噪聲,、低交流阻抗的PDS（電源分配系統(tǒng)）,。
2. 傳輸線結(jié)構(gòu)要求，微帶線或是帶狀線,，是否有涂覆層等,。
3. 傳輸線的特性阻抗要求。
4. 串?dāng)_噪聲抑制,。
5. 空間電磁干擾的吸收和屏蔽,。
6. 結(jié)構(gòu)對(duì)稱，防止變形,。

布線密度決定了信號(hào)層的數(shù)目,。布線密度最大的地方通常在CPU周圍，CPU的引腳數(shù)目決定了需要采用的信號(hào)層數(shù)目,。

      疊層的銅厚和介質(zhì)層厚度是由阻抗控制決定的,，因此需要利用仿真軟件（如hyperlynx或SI9000）計(jì)算50 OHM單端阻抗和100 OHM差分阻抗的疊層參數(shù)，確定疊層設(shè)計(jì),。

      電源和地層的設(shè)計(jì)：盡量設(shè)計(jì)讓電源和地層相鄰,，并且電源和地層之間的介質(zhì)厚度越薄越好，這樣可以提供一個(gè)很好的分布去耦電容,，能在很大程度上改善系統(tǒng)的信號(hào)完整性和EMC,，形成一個(gè)穩(wěn)定、低噪和低交流阻抗的PDS,。地平面應(yīng)設(shè)置在與安裝元件的PCB表面直接相鄰的層上,，地平面越靠近PCB主元件面（通常是表層），互連電感就降的越低,。

疊層設(shè)計(jì)時(shí)還需要考慮到板層的翹曲度,，即疊層盡量設(shè)計(jì)成上下對(duì)稱形式。

在高速數(shù)字設(shè)計(jì)的一般規(guī)則是：

1. 電源層數(shù)+地層數(shù)=信號(hào)層數(shù)
2. 電源和地盡可能采用成對(duì)設(shè)計(jì),，并且至少有一對(duì)是“背靠背”設(shè)計(jì),。
3. 走線盡量采用帶狀線結(jié)構(gòu)，有更好的EMC屏蔽,，而關(guān)鍵信號(hào)傳輸應(yīng)采用對(duì)稱帶狀線結(jié)構(gòu)（具體電磁場(chǎng)分布可采用2D場(chǎng)求解器查看,，hyperlynx也有此功能）。

　　6,、布局

首先確定參考點(diǎn)（origin）和網(wǎng)格（grids）,，布局時(shí)推薦使用20mil的網(wǎng)格，便于元件排列和對(duì)齊,。

       布局遵循先主后次,，先大后小的原則。首先劃分各個(gè)模塊的大概位置，放置主要IC 器件,，然后放置去耦電容,，最好將IC和對(duì)應(yīng)的去耦電容做為一個(gè)UNION合并到一起。最后布設(shè)外圍電路器件,。根據(jù)要求將所有有定位要求的元件固定并點(diǎn)膠（glue）,。再參考原理圖，根據(jù)信號(hào)流向規(guī)律,，放置其他元器件,。

說(shuō)明：對(duì)于去耦電容的放置，去耦電容的電源端應(yīng)該與IC 的電源引腳共享同一個(gè)焊盤(pán),，使得IC與去耦電容的間距最小,，電流最好是先流經(jīng)去耦電容然后再進(jìn)入IC的電源引腳。若去耦電容與IC 電源引腳無(wú)法共享焊盤(pán),，則最好在IC 和去耦電容之間采用小面積的銅質(zhì)面來(lái)代替走線,，使去耦電容的互連電感最小。

當(dāng)使用不同容值的多個(gè)去耦電容來(lái)給一個(gè)IC 去耦時(shí),，具有最小容值的去耦電容應(yīng)被放置最為靠近IC的電源引腳,。大容值的電容由于去耦半徑較大，可以放在離IC稍遠(yuǎn)的位置,。

      布局的總體原則是：總的連線盡可能的短,，相關(guān)器件采用就近原則，關(guān)鍵信號(hào)線最短,。強(qiáng)信號(hào),、弱信號(hào)、高電壓信號(hào)和弱電壓信號(hào)要完全分開(kāi),。模擬信號(hào)和數(shù)字信號(hào)要分開(kāi),。高頻元件的間隔要充分，減少竄擾,。

1,、由于目前插裝元件封裝尺寸不是很標(biāo)準(zhǔn)，各元件廠家產(chǎn)品差別很大,，設(shè)計(jì)時(shí)一定要留有足夠的空間位置,，以適應(yīng)多家供貨的情況。
2,、對(duì)PCB 上軸向插裝等較長(zhǎng),、高的元件，應(yīng)該考慮臥式安裝,，留出臥放空間,。臥放時(shí)注意元件孔位,，正確的位置見(jiàn)下圖 所示,。

3,、金屬殼體的元器件，特別注意不要與別的元器件或印制導(dǎo)線相碰,，要留有足夠的空間位置,。
4、較重的元器件,，應(yīng)該布放在靠近PCB 支撐點(diǎn)或邊的地方,，以減少PCB 的翹曲。特別是PCB 上有BGA 等不能通過(guò)引腳釋放變形應(yīng)力的元件,，必須注意這一點(diǎn),。
5、大功率的元器件周圍,、散熱器周圍,，不應(yīng)該布放熱敏元件，要留有足夠的距離,。
6,、拼板連接處，最好不要布放元件,，以免分板時(shí)損傷元件,。

       按照均勻分布、重心平衡,、版面美觀的標(biāo)準(zhǔn)來(lái)優(yōu)化布局,，相同結(jié)構(gòu)的電路部分盡可能采取對(duì)稱布局。同類元件盡可能在X或Y方向上一致,，便于生產(chǎn)和調(diào)試,。

      考慮到焊接、檢查,、測(cè)試,、安裝的需要，元件之間的間隔不能太近,，建議按照以下原則設(shè)計(jì)（其中間隙指不同元器件焊盤(pán)間的間隙和元件體間隙中的較小值）：

1,、 PLCC、QFP,、SOP 各自之間和相互之間間隙≥2.5 mm（100 mil）,。
2、 PLCC,、QFP,、SOP 與Chip ,、SOT 之間間隙≥1.5 mm（60 mil）。
3,、 Chip,、SOT 相互之間再流焊面間隙≥0.3mm（12 mil），波峰焊面的間隙≥0.8mm（32mil）,。特別注意,，如果波峰焊面上相鄰元件是錯(cuò)開(kāi)的或高度不一致，要遵守10.3 c）的規(guī)定,。
4,、BGA外形與其他元器件的間隙≥5 mm（200 mil）。如果不考慮返修,可以小至2mm,。
5,、 PLCC 表面貼轉(zhuǎn)接插座與其他元器件的間隙≥3 mm（120 mil）。

BGA器件應(yīng)該先統(tǒng)一扇出過(guò)孔并點(diǎn)膠,，然后再在各層進(jìn)行布線,。

　　7、設(shè)定過(guò)孔大小類型

綜合考慮全局的布局布線,，為布線選擇合適的過(guò)孔大小和類型,，除非用于手機(jī)板等對(duì)空間、信號(hào)完整性,、EMC要求較高的地方,，一般情況下不使用盲、埋孔,。對(duì)于通孔的選擇,，BGA的扇出過(guò)孔根據(jù)球間距考慮，如0.8mm球距的BGA的扇出孔通常選擇10/18mil的通孔,，其他的信號(hào)線過(guò)孔通常選擇12/24mil,，對(duì)于電源和地的過(guò)孔可以根據(jù)實(shí)際情況選擇，但是出于歸一化的要求,，過(guò)孔的種類不要太多,。

關(guān)于過(guò)孔大小的決定因素：

一個(gè)過(guò)孔主要由兩個(gè)部分組成，一是中間的鉆孔(drill hole),，二是鉆孔周圍的焊盤(pán)區(qū),。這兩部分的尺寸大小決定了過(guò)孔的大小。在高速,、高密度的PCB設(shè)計(jì)時(shí),，設(shè)計(jì)者總是希望過(guò)孔越小越好，這樣板上可以留有更多的布線空間,，同時(shí)過(guò)孔越小,，其自身的寄生電 容也越小,，更適合用于高速電路。但孔尺寸的減小同時(shí)帶來(lái)了成本的增加,，而且過(guò)孔的尺寸不可能無(wú)限制的減小,，它受到鉆孔(drill)和電鍍(plating)等工藝技術(shù)的限制?？自叫?，鉆孔需花費(fèi)的時(shí)間越長(zhǎng),，也越容易偏離中心位置,。當(dāng)過(guò)孔深度超過(guò)鉆孔直徑的6倍時(shí)，就無(wú)法保證孔壁能均勻鍍銅,。

過(guò)孔大小的選擇：

PCB設(shè)計(jì)生產(chǎn)中使用的典型的過(guò)孔尺寸如下：

• 一般的射頻(RF)PCB上用于接地或其它特殊需要場(chǎng)合的過(guò)孔尺寸為：孔直徑16mil,，焊盤(pán)直徑32mil，反焊盤(pán)直徑48mil,；
• 單板密度不大時(shí)使用的過(guò)孔尺寸為：孔直徑12mil,，焊盤(pán)直徑25mil，反焊盤(pán)直徑37mil,；
• 單板密度較高時(shí)使用的過(guò)孔尺寸為：孔直徑10mil,，焊盤(pán)直徑22mil或20mil，反焊盤(pán)直徑34mil或32mil,；
• 在0.8mm BGA下使用的過(guò)孔尺寸為：孔直徑8mil,，焊盤(pán)直徑18mil，反焊盤(pán)直徑30mil,。

對(duì)于過(guò)孔阻焊盤(pán)大小的設(shè)計(jì)：

在改善EMC性能,，而又不會(huì)嚴(yán)重影響產(chǎn)品質(zhì)量的前提下，阻焊盤(pán)應(yīng)該設(shè)計(jì)的盡可能的小,?？紤]到工廠的過(guò)孔加工精度（+/-3mil）和多層板的層間定位問(wèn)題，PCB需要采用大的阻焊盤(pán)來(lái)保證成品率,，因此阻焊盤(pán)的大小最小是比焊盤(pán)大12mil,，常用的是大20mil.

　　8、分割電源平面

器件布局確定后,，各個(gè)電源引腳的位置也確定了,，這個(gè)時(shí)候分割電源平面有兩個(gè)好處：一是檢查是否能夠合理的分割電源平面，使得每個(gè)IC都能供上電,，如果不能,，就調(diào)整布局；二是提前分割電源平面,，可以為后面的關(guān)鍵信號(hào)的布線預(yù)留修改空間,，因?yàn)殛P(guān)鍵信號(hào)的走線最好不要跨平面縫隙,。假如無(wú)法避免出現(xiàn)穿越縫隙的情況，那么不僅要在走線的兩邊安裝一個(gè)距離走線每邊不超過(guò)3mm的縫合電容,，而且還盡量使該電容的電感（ESL,購(gòu)買(mǎi)電容時(shí)的一個(gè)技術(shù)參數(shù)）最小化,。此縫合電容也可稱為去耦電容。

分割電源平面時(shí)注意鋪銅應(yīng)該鋪成實(shí)心銅而不是網(wǎng)格銅（在鋪銅選項(xiàng)中使鋪銅的線寬大于鋪銅的網(wǎng)格即可鋪成實(shí)心銅,，通常選擇鋪銅線寬width=5mil,hatch grid=4mil）,。

電源和地引腳與電源或地平面連接的走線長(zhǎng)度要盡可能的短和寬，這是減小地彈的有效方法,。

　　9,、布線

在進(jìn)行布線之前首先進(jìn)行規(guī)則設(shè)置，對(duì)于那些關(guān)鍵信號(hào),，如DDR的數(shù)據(jù)線要求等長(zhǎng),，時(shí)鐘信號(hào)和USB的數(shù)據(jù)線要求差分走線等，必須優(yōu)先設(shè)置規(guī)則,。對(duì)于全局的規(guī)則一定要慎重,，設(shè)定之后最好不要修改，以免造成不必要的問(wèn)題,。除了BGA部分外,，電路的間距一般不小于6mil，銅皮（copper）與銅皮之間的間距一般設(shè)為20mil,，銅皮與走線（trace）,、銅皮與過(guò)孔（via）的間距一般為10mil，所有的線寬一般不小于6mil,，過(guò)孔的大小最小為10/18mil,，其余的選擇10/20mi或12/24mil，最好采用常用的過(guò)孔,，具體的尺寸型號(hào)參見(jiàn)文檔規(guī)范,。

　　布線密度的選擇：

在實(shí)際布線中經(jīng)常會(huì)面對(duì)這樣的問(wèn)題：該選擇什么樣的線寬最合適？走線線寬的選擇需要考慮以下幾個(gè)方面:

1,、阻抗控制,。走線主要分為兩種：電源線（包括地線）和信號(hào)線。其中信號(hào)線通常要求控制特性阻抗在一定的值,，在疊層設(shè)計(jì)的時(shí)候已經(jīng)通過(guò)相關(guān)軟件計(jì)算明確,，如果沒(méi)有特殊情況，應(yīng)該按照計(jì)算值進(jìn)行走線,。

2,、電源和地線在條件允許的情況下盡量采用較寬的走線，目地是降低走線阻抗,，但是線寬不要大于電源引腳焊盤(pán)的大小,，否則容易出現(xiàn)短路的情況,。

3、布線空間的限制,。比如在BGA或者元器件比較密集的區(qū)域走線時(shí),，需要根據(jù)實(shí)際情況改變走線線寬，但在穿越此區(qū)域后應(yīng)該恢復(fù)原線寬走線,，否則會(huì)因?yàn)樽杩共贿B續(xù)而產(chǎn)生信號(hào)反射的問(wèn)題,。

常用的布線線寬和相應(yīng)間距如下表所示：

說(shuō)明：板廠的常規(guī)走線為8mil，加工能力為：最小線寬/線距為4mil/4mil.從成本角度出發(fā),，通常信號(hào)線的寬度選擇8mil.

　　焊盤(pán)與走線的連接

1,、對(duì)于兩個(gè)焊盤(pán)安裝的元件，如電阻,、電容,，與其焊盤(pán)連接的印制線最好從焊盤(pán)中心位置對(duì)稱引出，且與焊盤(pán)連接的印制線必須具有一樣寬度,，如下圖 所示：

2、線路與SOIC,、PLCC,、QFP、SOT 等器件的焊盤(pán)連接時(shí),，一般建議從焊盤(pán)兩端引出,，如下圖所示：

走線的直角拐角會(huì)影響信號(hào)完整性，因此最好采用斜切135度走線或平滑曲線來(lái)完成轉(zhuǎn)向,。

      走線時(shí)盡量減少過(guò)孔數(shù)目,，因?yàn)樵谝粋€(gè)線條中的通孔也代表著兩個(gè)尖銳的90度拐角，這也是為什么攜載高速信號(hào)的傳輸線應(yīng)該在一個(gè)單一層面上布線的原因,。

       在關(guān)鍵信號(hào)走線時(shí),，不僅要考慮到信號(hào)電流的路徑，而且還要考慮到它的返回路徑,。在信號(hào)路徑上要考慮保證阻抗連續(xù)和阻抗匹配以減少反射,，與其他信號(hào)保持足夠的距離以減小信號(hào)間串?dāng)_（走線3W原則），對(duì)于差分走線,，最好在走線的兩邊鋪銅進(jìn)行屏蔽,。對(duì)于返回路徑，注意不要穿越分割平面縫隙,，在PCB具有大量的通孔時(shí),，要小心防止它們的阻焊盤(pán)出現(xiàn)合并或侵占線條電流返回通路情況出現(xiàn)。對(duì)于信號(hào)電流換層傳輸?shù)那闆r,，應(yīng)該在換層的過(guò)孔附近增加些接地過(guò)孔來(lái)給返回路徑提供換層通路,。

在PCB設(shè)計(jì)中,，為了盡量減少過(guò)孔的不利影響，應(yīng)該盡量做到以下幾點(diǎn)：

1. 選擇合理尺寸的過(guò)孔大小,。對(duì)于電源或地線的過(guò)孔,，可以考慮使用較大尺寸，以減小阻抗,。而對(duì)于信號(hào)走線,，則可以使用較小過(guò)孔，減小寄生參數(shù)影響,。
2. 較薄的PCB板有利于減小過(guò)孔的兩種寄生參數(shù),。PCB板上的信號(hào)走線盡量不換層，即盡量不要使用使用不必要的過(guò)孔,。
3. 電源和地的管腳要就近打孔,，過(guò)孔和管腳之問(wèn)的引線越短越好?？梢钥紤]并聯(lián)多打幾個(gè)過(guò)孔,，以減少等效串聯(lián)電感。
4. 在換層的過(guò)孔附近放置一些接地的過(guò)孔,，以便為信號(hào)提供最近的回路,。可以在PCB板上放置一些多余的接地過(guò)孔,。
5. 對(duì)于密度較高的高速PCB板,，可以考慮使用微型過(guò)孔和Back-drilling技術(shù)（Back-drilling是當(dāng)傳輸速率高于3.125Gbs以上進(jìn)行的一種新技術(shù)，即從通孔的未使用部分除去鍍層的工藝）,。Back-drilling技術(shù)將極大的改善過(guò)孔的傳輸特性,，并減小反射的能量。如果沒(méi)有Back-drilling,，則建議在布線的時(shí)候盡量減小過(guò)孔Stub所占過(guò)孔的比例,，靠近器件面(表面層)的層的走線應(yīng)當(dāng)盡量換到靠近裝焊面(背面層)的層來(lái)走通。

PCB數(shù)據(jù)后處理或CAM處理時(shí),，最好去掉多余層的焊盤(pán),，即去掉沒(méi)有連通作用的焊盤(pán)，以減小電容的影響,。

　　10,、規(guī)則檢查

規(guī)則檢查最好到pads router里檢查，主要是間距（clearance）和連通性（connectivity）兩項(xiàng)DRC檢查,，并解決所有規(guī)則錯(cuò)誤

　　11,、調(diào)整絲印（菲林）

避免字符被焊盤(pán)或過(guò)孔覆蓋，要保證裝配后還可以清晰看到字符信息,。所有字符在X或Y方向上應(yīng)該一致,。字符、絲印的大小要統(tǒng)一,，一般用with=6,size=60,。

　　12、在drill drawing層添加PCB工藝要求和尺寸標(biāo)注

具體說(shuō)明參見(jiàn) PCB生成光繪文件教程,。

不足之處,，請(qǐng)大家指教！