|
1，什么是過沖,？ 當(dāng)較快的信號沿驅(qū)動一段較長的走線,， 而走線拓?fù)渖嫌譀]有有效的匹配時(shí)， 往往會產(chǎn)生過沖,。過沖帶來的問題主要是“1”電平高于接收端器件的輸入最大電壓值(VIHmax),，或“0”電平低于接收端器件的輸入最小電壓值(VILmin)，這樣可能給器件帶來潛在的累積性傷害,，縮短其工作壽命,，從而影響產(chǎn)品的長期穩(wěn)定性 ,。 2，解決過沖的一般方法是匹配,，或叫端接（ Termination）,。匹配的中心思想是消滅信號路徑端點(diǎn)的阻抗突變，歸納一下,，無非可以總結(jié)為 兩種形式：源端的串行匹配（如下圖的PCB所示）,，用于消滅二次反射，以及終端的并行匹配,，用于消滅一次反射,。不是每種匹配方式都適用于任何場合，例如,， 50ohm 并行匹配一般不用于LVTTL/LVCMOS 等電平邏輯,，因?yàn)殡娮枭舷牡墓拇蟮秒y以接受；除了匹配之外,，還有另外一種改善過沖的行之有效的方法,，那就是令驅(qū)動端的信號沿變緩，使得原先的高速信號變得不那么“高速”,。使信號沿變緩的最常用的手法,，就是降低驅(qū)動器的驅(qū)動電流。這種手法在FPGA/CPLD設(shè)計(jì)中尤為常用,。  源端串行匹配PCB設(shè)計(jì)案例 3,，振鈴：過沖往往伴隨有振鈴，或者說,，過沖是振鈴的一部分,。振鈴產(chǎn)生的第一次峰值電壓，就是過沖,。之所以要將二者區(qū)分來講,，是因?yàn)檎疋彽奈：Τ诉^沖外，還有其產(chǎn)生的電壓波動可能多次跨越邏輯電平的閾值電壓,，使得接收端產(chǎn)生誤判,，對于CMOS器件來說，振鈴過程中還可能使得上,、下MOS管同時(shí)導(dǎo)通的時(shí)間延長,，急劇地增加功耗，影響器件壽命,。既然振鈴和過沖的產(chǎn)生機(jī)理一致,，對它的處理方式也就和處理過沖無異，這里僅作簡要的理論闡述,。 |
|
|
