|
其實(shí)ARM自己也沒(méi)有明確認(rèn)為好AWQOS和ARQOS的意義,，比較像sideband信號(hào)，spec里面舉例是說(shuō)用于標(biāo)識(shí)command的priority,。但其實(shí)很多IP自己有urgent,ultra,flush等sideband信號(hào)實(shí)現(xiàn)的,。 3.增加Multiple region interface 增加了AWREGION和ARREGION，這個(gè)比較屬于系統(tǒng)組的應(yīng)用,。以我實(shí)際碰到case的經(jīng)驗(yàn)來(lái)講有幾個(gè)好處,。 1.給transaction標(biāo)識(shí)region，從而很方便的實(shí)現(xiàn)logical adress到physical address的address mapping,如一個(gè)logical address標(biāo)識(shí)為不同的region,，就可以mapping到不同的物理地址上去,。所以不需要slave用額外的decoder去支援不同的邏輯地址。 2. 通過(guò)劃分region,，對(duì)某些physical allocation進(jìn)行保護(hù),，別如某個(gè)region只能被non-secure write，某個(gè)region只能被secure write 4.修改了write response dependencies 在AXI3中規(guī)定一定要在write channel結(jié)束之后slave才能B channel response; 而在AXI4中額外規(guī)定AW channel結(jié)束才可以回write response,。 這是因?yàn)?，如果發(fā)生W channel before AW channel的case時(shí)，沒(méi)有AXI4的規(guī)定,，B channel也有可能先于AW channel完成,。  說(shuō)實(shí)話,，即使碰到過(guò)W channel before AW channel的情況,，也是說(shuō)W可以先于AW，但是slave一般會(huì)把wready先拉低,，等AW channel完成后才收data,。所以沒(méi)有碰到過(guò)B channel先于AW channel完成的情況,。 5.AWCACHE/ARCHACHE的修改 AXI3中對(duì)bit0定義為cacheable bit，但在AXI4中定義為modifiable bit,。用于標(biāo)識(shí)tansaction是否被允許修改,，比如拆分成多個(gè)小的transaction或被merged成其它transaction.(除大于16beats以上的transaction) 其它bit沒(méi)太接觸過(guò)，不做解釋,。感覺(jué)這一塊對(duì)系統(tǒng)應(yīng)該比較相關(guān),，修改也比較大 6.Removal of WID 為了減小設(shè)計(jì)復(fù)雜度，減小pin-count,，AXI4將W channel的WID給拿掉了,，也就是說(shuō)，AXI4沒(méi)有W channel的out of order和interleave特性了,。所有data必須是in order的,。 7.AXI4-lite 這個(gè)lite協(xié)議其實(shí)主要目的是簡(jiǎn)化protocol，用于系統(tǒng)上對(duì)register的訪問(wèn),，到目前接觸的項(xiàng)目一般都是通過(guò)APB,I2C,RGST或自己定義的ATB類似的協(xié)議處理寄存器相關(guān)的訪問(wèn),，所以只簡(jiǎn)單了解過(guò)AXI4-LITE，不作說(shuō)明 |
|
|
