VGA顯示器是如何顯示圖像的,？我們的FPGA和MCU要怎樣配置才能讓VGA顯示器正確顯示？經(jīng)常有朋友這樣問,，網(wǎng)上相關(guān)的介紹也不少,，我這里從FPGA或MCU的LCD控制器的角度來討論這個問題。 我們先來看看顯示器顯示一個圖像需要哪些信號（此圖來自LCD顯示模組的規(guī)格書）

從圖可以看出,，LCD顯示圖像需要Hsync,，Vsync, D[n:0],，CLK，DE,，而且這些信號要滿足上述時序關(guān)系,， 
我們再來看VGA顯示器的輸入信號（此圖來自VESA Monitor Timing Specifications ） 

從上圖可以看出，這里只有3個信號Hsync,Vsync,Video 和LCD需要的信號比較,，Hsync,，Vsync，是共同都有的,，Video和D[n:0]其實是同一個信號,，就是視頻信號，顯示器要顯示的內(nèi)容,，LCD是數(shù)字輸入的,，所以用Data[n:0]來描述了，簡寫D[n:0],，n表示每個像素的灰度,，灰度 = 2的n次方，通常取值是8或6,；但是還少了DE和CLK信號,。 
這里我們來描述VGA顯示是如何得到DE和CLK信號的，這也是本文要描述的重點,。Hsync和Vsyn是我們要分析的根本,，一個同步信號通常有這幾個參數(shù)，頻率,，極性,，同步頭的寬度。 
頻率：這個不用說了,； 
極性：有正極性和負(fù)極性,，信號中高電平時間長，低電平時間短就是負(fù)極性,，反之就是正極性,，前圖的LCD信號圖中的Hsync就是負(fù)極性，VGA顯示器輸入信號圖中的Hsync是正極性,； 
同步頭寬度：有些也叫同步時間,，就是描述同步信號中較短的電平的時間，通常單位是CLK,，可以用時間單位描述,； 
識別分辨率是得到CLK和DE的關(guān)鍵，VESA標(biāo)準(zhǔn)中每個不同的分辨率(包含刷新頻率)Hsync,，Vsync的頻率和極性是不同的,，VGA顯示器就是根據(jù)這個來確定輸入圖像的分辨率的,。一旦分辨率確定，一切都定了,，你就可以查VESA標(biāo)準(zhǔn)得知VGA輸入信號圖中的全部參數(shù),。LCD中的DE就是DataEnable，對應(yīng)VGA圖中Active Video,，DE總是高電平有效,，也有些LCD描述的是Blank，Blank就是DE的取反,。接下來就是CLK了,，CLK = Hsync * Htotal。所有的VGA顯示器內(nèi)部都有一個PLL,，就是起這個作用的,，應(yīng)為信號源來自Hsync，所以Hsync必須穩(wěn)定,。這里出現(xiàn)了Htotal,，就VESA中的 Hor Total Time。下面貼出一個1024*768@60Hz的 全部信息 

VGA顯示器的原里說完了,，我們來看看LCD控制器有哪些信號（下圖來自STM32規(guī)格書） 

是不是看到VGA信號的LCD控制器的關(guān)系了,； 
下圖是verilog配置的VGA控制器,，和MCU的LCD控制器是很相似的,。