|
鎖相環(huán)的電源和地分別是VCCA_PLL和GNDA_PLL。在給VCCA_PLL供電的時候,，不要講其直接連接到數(shù)字電源上,，由于數(shù)字電源的噪聲比較大，需要將VCCA和數(shù)字電源隔離開,，防止數(shù)字電源上的的噪聲串入模擬電源VCCA而影響PLL穩(wěn)定地工作,。 要隔離VCCA有幾種方法，最好方法是給模擬電源一個單獨的電源平面,，把所有的VCCA接到該電源平面,，但要更加成本。采用電源島的方式給VCCA供電,。所謂電源島,，就是在某一個PBC層上單獨挖出來的一塊模擬電源，通過磁珠（Ferrite Bead）,、大電容與數(shù)字電源平面相連,，VCCA連接到該模擬電源島上,。如果單板的限制無法實現(xiàn)電源島，則可以從供電電源上走一條較粗的電源線到VCCA,，而該電源走線至少需要20Mmil寬,。 無論是哪一種電源隔離方案，都需要對VCCA進行濾波和去耦,。 在模擬電源輸入處,，需要一個磁珠和一個10uf的大電容用來濾除一些外部的噪聲,，防止其進入模擬電源中,。而在每一個VCCA管腳處，需要一個0.1uf和一個0.01uf的電容來對PLL產(chǎn)生的高頻噪聲進行去耦,，防止其進入模擬電源，影響其它的VCCA供電,。這兩個小電容應該盡量靠近VCCA的管腳,。   （這是stratix系類的專用PLL輸出時鐘的供電電源，cyclone系類沒有的,。） 設計電路時可以用PLL#_CLKOUT用于時鐘的輸出,，用于多FPGA時鐘同步中,，使用PLL確保時鐘的同步，適當調(diào)節(jié)時鐘的相位,。  Notes to Figure 5–11 : (1) These external clock enable signals are available only when using the ALTCLKCTRL megafunction.(2) PLL#_CLKOUTp and PLL#_CLKOUTn pins are dual-purpose I/O pins that you can use as one single-ended clock output or one differential clock output. When using both pins as single-ended I/Os, one of them can be the clock output while the other pin is configured as a regular user I/O. |
|
|
來自： 昵稱25387685 > 《FPGA PCB設計》
