現(xiàn)場(chǎng)可編程門陣列(FPGA)是可以包括數(shù)千個(gè)典型的、可編程邏輯單元.一個(gè)由線和可編程開(kāi)關(guān)的矩陣與單獨(dú)的邏輯單元互連.典型的設(shè)計(jì)包括指定每個(gè)單元的簡(jiǎn)單邏輯功能和選擇性地關(guān)閉互連矩陣中的開(kāi)關(guān).
FPGA主要用于原型IC系統(tǒng).當(dāng)設(shè)計(jì)完成后,設(shè)計(jì)人員可以將邏輯轉(zhuǎn)換為以更高速度工作的硬連接線IC.為了能正常工作,FPGA必須采用適當(dāng)?shù)?a target="_blank">電源管理技術(shù).
FPGA有哪些供電要求?
FPGA的電源取決于內(nèi)部電路的要求.FPGA有三個(gè)要配置元素:可配置邏輯塊(CLB),I/O塊(IOB)及其相互連接(見(jiàn)圖).CLB提供功能性邏輯元素.IOB提供封裝引腳和內(nèi)部信號(hào)線之間的接口.可編程相互連接資源提供布線途徑以連接CLB和IOB的輸入和輸出至合適的網(wǎng)絡(luò).施加于CLB(或核心)的電壓被稱為VCCINT.VCCO為IOB的供電電壓.一些FPGA有被稱為VCCAUX的另外一個(gè)電壓輸入.
VCCINT的典型電壓和電路取值如何?
典型的電壓為1.2 V,、1.5 V,、1.8 V、2.5 V和3V,電流達(dá)12A.CLB數(shù)越大,電壓越小而電流越高.此外,VCCINT應(yīng)該單調(diào)上升,不允許有下降.
VCCO的典型電壓和電路取值如何?
最常見(jiàn)的VCCO電壓為1.2 V,、1.5 V,、1.8 V、2.5 V,、3. 3 V,在以前的系統(tǒng)中甚至為5V.電流范圍在1~20 A之間.
VCCAUX有哪些供電要求?
典型的輔助電壓VCCAUX為3.3 V或2.5 V.它對(duì)FPGA中有嚴(yán)格時(shí)間要求的資源進(jìn)行供電,所以它很容易受電源噪聲的影響.除非VCCO不產(chǎn)生過(guò)大的噪聲,VCCAUX可以與VCCO共用電源層.
什么類型的電源資源可以被用于FPGA?
FPGA電源要求包括電壓輸出在1.2 V~5 V之間,電流輸出大幾十毫安到幾安培之間.三種可能的解決方案為低漏失(LDO)線性整流電路,、開(kāi)關(guān)模式變壓器以及開(kāi)關(guān)模式電源模組.最終的選擇取決于系統(tǒng)、成本和面市時(shí)間要求.
LDO有哪些優(yōu)勢(shì)?
如果板空間有保證,低輸出噪聲很重要,或者系統(tǒng)要求對(duì)輸入和瞬態(tài)現(xiàn)象快速響應(yīng),就應(yīng)該采用LDO整流器.LDO提供了中低輸出電流.輸入電容器通常會(huì)切斷輸入至LDO的阻抗和噪聲.LDO還要求在輸出側(cè)有一個(gè)電容器,以處理系統(tǒng)瞬態(tài)現(xiàn)象并提供穩(wěn)定性.雙輸出LDO還能同時(shí)向VCCINT和VCCO供電.
開(kāi)關(guān)模式變壓器有哪些優(yōu)勢(shì)?
當(dāng)設(shè)計(jì)效率非常關(guān)鍵且系統(tǒng)要求大輸出電流時(shí),開(kāi)關(guān)模式變壓器具有優(yōu)勢(shì).開(kāi)關(guān)電源提供比LDO更高的效率,但其開(kāi)關(guān)特性使其對(duì)噪聲更敏感.與LDO不同,開(kāi)關(guān)模式變壓器需要使用電感器,而且可能需要變壓器進(jìn)行DC-DC轉(zhuǎn)換.
哪些因素決定了FPGA的功耗?
CLB的功耗包括如所用CLB邏輯單元數(shù)/RAM塊數(shù)的內(nèi)部資源,、工作時(shí)鐘頻率,、切換率,布線和I/O功率.對(duì)于I/O功耗,影響因素包括輸出類型、工作時(shí)鐘頻率,、以及輸出的信號(hào)翻轉(zhuǎn)個(gè)數(shù)以及輸出負(fù)載.實(shí)際功耗取決于特定的系統(tǒng)設(shè)計(jì)FPGA電源的斜升時(shí)間(ramp-time)要求有哪些?
為確保供電,核心電壓VCCINT校正時(shí)間必須在一定范圍內(nèi).對(duì)于一些FPGA,過(guò)大的校正時(shí)間會(huì)產(chǎn)生更長(zhǎng)時(shí)間的供電電流,由于在變壓器啟通treash-old中VCCINT需要更長(zhǎng)時(shí)間.開(kāi)啟校正時(shí)間長(zhǎng)會(huì)引起熱壓力,如果電源向FPGA提供大電流.一些DC/DC變壓器提供可調(diào)節(jié)軟啟動(dòng),允許通過(guò)一個(gè)外部電容器控制校正時(shí)間.校正時(shí)間取決于FPGA制造商,典型取值在50~100ms.
一定要采用FPGA供電時(shí)序?
許多FPGA沒(méi)有時(shí)序要求,所以VCCINT,、VCCO和VCCAUX可以同時(shí)供電.當(dāng)不可能如此時(shí),上電電流可能略高.對(duì)于特定FPGA時(shí)序不同.對(duì)于一些FPGA,重要的同時(shí)施加VCCINT和VCCO.對(duì)另一些FPGA,上電可以任意順序進(jìn)行.在大多數(shù)情況下,習(xí)慣于在施加VCCO之前施加VCCINT.
FPGA存在涌流問(wèn)題嗎?
當(dāng)VCCINT在06.~0.8 V之間時(shí),對(duì)一些FPGA系統(tǒng)存在涌流.在這期間,功率變壓器連續(xù)供電.人們不希望在應(yīng)用中有迭返(Foldback)電流限制,由于這一部分降低了輸出電壓以限制電流.但是在電流限制電源解決方案中,一旦電路以超過(guò)設(shè)定額定電流的電源供電,電源限制了電流達(dá)到額定值.
|
