如何選擇券商開戶——親測(cè)289個(gè)證券APP.基于長期的觀察,，我就直接推薦吧,，華泰證券的漲樂財(cái)富通,、國泰君安的國泰君安君弘和平安證券的APP是第一好用的APP,，廣發(fā)證券,、銀河玖樂,、方正證券,、安信證券和中泰齊富通是第二好用的應(yīng)用,，一些新興券商的也不錯(cuò),，比如清風(fēng)證券。像同花順和大智慧是第三方信息服務(wù)類公司,，他們不是證券公司,，但在他們的APP上能夠開戶,，目前同花順支持40家左右的券商開戶,，支持70家左右的券商證券交易,。

Verilog 模塊的實(shí)例化 實(shí)例化語句1. 例化語法一個(gè)模塊能夠在另外一個(gè)模塊中被引用，這樣就建立了描述的層次,。信號(hào)端口可以通過位置或名稱關(guān)聯(lián),；建議：在例化的端口映射中請(qǐng)采用名字關(guān)聯(lián)，這樣,，當(dāng)被調(diào)用的模塊管腳改變時(shí)不易出錯(cuò),。對(duì)輸入管腳懸空的，則該管腳輸入為高阻 Z,，輸出管腳被懸空的，該輸出管腳廢棄不用,。3. 不同端口長度的處理當(dāng)端口和局部端口表達(dá)式的長度不同時(shí),，端口通過無符號(hào)數(shù)的右對(duì)齊或截?cái)喾绞竭M(jìn)行匹配。

超經(jīng)典電磁兼容設(shè)計(jì)技巧,，不看后悔死你【導(dǎo)讀】從事電源設(shè)計(jì)的工程師們都知道，印制電路板設(shè)計(jì)不當(dāng),，即使電路原理圖設(shè)計(jì)正確,，也會(huì)對(duì)電子設(shè)備的可靠性產(chǎn)生諸多不利影響。時(shí)鐘發(fā)生器,、晶振和CPU的時(shí)鐘輸入端都易產(chǎn)生噪聲,，要相互靠近些，易產(chǎn)生噪聲的器件,、小電流電路,、大電流電路等應(yīng)盡量遠(yuǎn)離邏輯電路,，如有可能應(yīng)另做電路板,，這一點(diǎn)十分重要。

· VTT表面走線寬度至少150mil,，推薦250mil,；（6） 不同組信號(hào)間距：大于20mil（edge to edge的間距）（7） DDR_CKN/P之間的并聯(lián)100歐姆電阻，需要放置在信號(hào)一分二的分叉地方（8） 盡可能減少過孔（9） 疊層設(shè)計(jì)的時(shí)候,，最好將每一層阻抗線寬,，控制在差不多寬度（10） 信號(hào)走線長度,，不超過2500mil3．控制信號(hào)和地址信號(hào)：(1) 組內(nèi)間距要大于12mil,，而且是指edge to edge的間距(2) 所有控制線須等長，誤差±10mil,。

21張圖讓你理解各種數(shù)學(xué)概念,。“讓我們面對(duì)它,；總的來說數(shù)學(xué)是不容易的,，但當(dāng)你征服了問題，并達(dá)到新的理解高度,，這就是它給你的回報(bào),?！睌?shù)學(xué)是很難的科學(xué)，但因?yàn)樗强茖W(xué)家用數(shù)學(xué)來解釋宇宙的語言,，我們無可避免的要學(xué)習(xí)它,。看看下面的這些 GIF 動(dòng)圖，它們提供了視覺的方式來幫助你理解各種數(shù)學(xué)技巧,。4,、對(duì)數(shù)解法技巧,。5、矩陣轉(zhuǎn)置的技巧,。

【絕對(duì)干貨】完曝51單片機(jī)晶振疑難雜癥【導(dǎo)讀】回首當(dāng)年,，在初學(xué)51單片機(jī)的時(shí)候，總是伴隨很多有關(guān)與晶振的問題,，今天大俠把自己當(dāng)年學(xué)習(xí)51單片機(jī)有關(guān)晶振的問題一并總結(jié)出來,，希望對(duì)初學(xué)51的童鞋來說能有幫助,。那么比如51單片機(jī)和MSP430,，給51接高速晶振,，430接低速的,，是不是51跑的要快?是不是速度單片機(jī)速度僅僅與晶振有關(guān),，關(guān)鍵是單片機(jī)能不能支持那么大的晶振?每個(gè)單片機(jī)的速度是受到內(nèi)部邏輯門電平跳變速度限制的,。

FPGA工程師手記：FPGA系統(tǒng)設(shè)計(jì)黃金法則。這里的面積指的是FPGA的芯片資源,，包括邏輯資源和I/O資源等；這里的速度指的是FPGA工作的最高頻率（和DSP或者ARM不同，F(xiàn)PGA設(shè)計(jì)的工作頻率是不固定的,，而是和設(shè)計(jì)本身的延遲緊密相連）,。FPGA設(shè)計(jì)通常會(huì)使用HDL語言,，比如Verilog HDL或者VHDL。而Verilog HDL語言描述的本身就是硬件結(jié)構(gòu),，編譯后是硬件電路,。同步電路和異步電路是FPGA設(shè)計(jì)的兩種基本電路結(jié)構(gòu)形式,。

題6：單片機(jī)上電復(fù)位電路如圖3所示,，請(qǐng)回答下列問題(12分)：(2)在圖3中,，CPU上電時(shí),，但由于電容C兩端的電壓Vc不能突變，因此Vc保持低電平,。只要選擇合適的R和C，Vc就可以在CPU復(fù)位電壓以下持續(xù)足夠的時(shí)間使CPU復(fù)位,。這是一個(gè)非常重要的知識(shí)點(diǎn),，如果CPU的復(fù)位電路設(shè)計(jì)得不合理將會(huì)導(dǎo)致CPU嚴(yán)重死機(jī),，并且影響與CPU有關(guān)的外圍器件的穩(wěn)定性,，比如存儲(chǔ)器上電丟失數(shù)據(jù),。char find(char N,char *a,char len,char *snr) // len<=127.

電容的充電和放電。一旦電容兩端電壓vc增大至與電源電壓V相等時(shí),，vc = V,，電容充電完畢，電路中再?zèng)]有電流流動(dòng),，而電容的充電過程完成。由于電容充電過程完成后,，就沒有電流流過電容器,，所以在直流電路中,，電容可等效為開路或R = ∞,，電容上的電壓vc不能突變,。電阻值R和電容值C的乘積被稱為時(shí)間常數(shù)τ,，這個(gè)常數(shù)描述電容的充電和放電速度,，見圖5,。電容值或電阻值愈小，時(shí)間常數(shù)也愈小，電容的充電和放電速度就愈快,，反之亦然,。

由于USB3.0是向下兼容的，所以它有完整的USB2.0 HUB設(shè)計(jì),，而Super Speed HUB部分就是USB3.0 HUB區(qū)別于USB2.0 HUB的主要部分,。USB3.0 HUB是一種便攜的低成本的USB3.0擴(kuò)展接口,，它的下行端口面向USB設(shè)備,，上行端口面向PC主機(jī)或者嵌入式主機(jī)控制器,，速度由上行端口的主機(jī)來決定,，同時(shí)它在下行端口給設(shè)備提供連接和斷開的檢測(cè),，根據(jù)USB3.0最新協(xié)議規(guī)范，要實(shí)現(xiàn)上節(jié)所述各項(xiàng)功能設(shè)計(jì),。圖7 USB3.0HUB高速數(shù)據(jù)批量傳輸仿真（截圖）

基于USB3.0和FPGA的多串口傳輸系統(tǒng)設(shè)計(jì) 多串口數(shù)據(jù)通信技術(shù)主要研究數(shù)據(jù)的多串口采集、存儲(chǔ)和處理,。1 EZ-USB3.0 FX3與FPGA接口設(shè)計(jì),。圖3所示為FX3的A通道讀時(shí)序,，F(xiàn)PGA先檢測(cè)i_usb_flaga是否為高電平,，如果為高電平則表示A通道buffer中有數(shù)據(jù)可讀，此時(shí)將通道地址信號(hào)設(shè)置為0,，片選信號(hào)o_usb_slcs_n/o_usb_sloe_n拉低，o_usb_slrd_n信號(hào)拉低后,，在4個(gè)時(shí)鐘之后,，數(shù)據(jù)將出現(xiàn)在io_usb_dq上,，如果進(jìn)行寫操作則將o_usb_slwr_n拉低,。

只對(duì)具有特定形狀或測(cè)量參數(shù)的信號(hào)進(jìn)行平均能夠根據(jù)波形模板或參數(shù)化測(cè)量提供通過/失敗測(cè)試,、并能將滿足通過/失敗標(biāo)準(zhǔn)的波形存儲(chǔ)到內(nèi)存中的示波器可以有選擇地將這些波形加入到示波器的平均功能中。大多數(shù)示波器的FFT沒有提供這個(gè)功能,，但它們提供最高或最大數(shù)學(xué)函數(shù),，與FFT結(jié)合起來就可以保持FFT中每個(gè)頻率單元點(diǎn)發(fā)生的最大幅度。大多數(shù)示波器允許你通過FFT控制中的選通功能或在捕獲波形縮放基礎(chǔ)上計(jì)算FFT來選通FFT過程,。

問題1：什么是零件封裝,，它和零件有什么區(qū)別,？(2)零件封裝只是零件的外觀和焊點(diǎn)位置，純粹的零件封裝僅僅是空間的概念,，因此不同的零件可以共用同一個(gè)零件封裝；答：導(dǎo)線也稱銅膜走線,，簡稱導(dǎo)線,，用于連接各個(gè)焊點(diǎn)，是印刷電路板最重要的部分,，印刷電路板設(shè)計(jì)都是圍繞如何布置導(dǎo)線來進(jìn)行的,。答：可先將焊點(diǎn)加入到電路板中，然后雙擊焊點(diǎn),，打開焊點(diǎn)屬性設(shè)置對(duì)話框,，在Advaced中的Net項(xiàng)中選擇合適的網(wǎng)絡(luò),，即可完成焊點(diǎn)的放置。

11/ The input noise voltage of a quiet op amp is 1nv/sqrt(Hz) but there are plenty available with 20nV/sqrt(Hz).Op amps with bipolar front-ends have lower voltage noise and higher current noise than those with FET front-ends.16/ Small signal JFETS work very well as low-leakage diodes by connecting drain &source together in log current-to-voltage converters and low leakage input protection.

現(xiàn)象二：100M的數(shù)據(jù)總線應(yīng)該算高頻信號(hào),，至于這個(gè)時(shí)鐘信號(hào)頻率才8K，問題不大點(diǎn)評(píng)：數(shù)據(jù)總線的值一般是由控制信號(hào)或時(shí)鐘 信號(hào)的某個(gè)邊沿來采樣的,，只要爭對(duì)這個(gè)邊沿保持足夠的建立時(shí)間和保持時(shí)間即可,，此范圍之外有干擾也罷過沖也罷都不會(huì)有多大影響（當(dāng)然過沖最好不要超過芯片 所能承受的最大電壓值），但時(shí)鐘信號(hào)不管頻率多低（其實(shí)頻譜范圍是很寬的）,，它的邊沿才是關(guān)鍵的,，必須保證其單調(diào)性，并且跳變時(shí)間需在一定范圍內(nèi),。

EMC十問十答：通透了解電磁兼容【導(dǎo)讀】從事電磁兼容性EMC,，最基本的就是要了解電磁兼容的“前世今生”,，那么如何快速的了解呢,？以下是常見的電磁兼容EMC十問十答，通過下面的問答,，能夠幫助你更加了解關(guān)于電磁兼容EMC的知識(shí)。電磁兼容性EMC,，是指設(shè)備或系統(tǒng)在其電磁環(huán)境中符合要求運(yùn)行并不對(duì)其環(huán)境中的任何設(shè)備產(chǎn)生無法忍受的電磁干擾的能力,。這樣構(gòu)成的屏蔽室能夠?qū)Φ皖l磁場有較好的屏蔽效能，但縫隙會(huì)產(chǎn)生高頻泄漏,。

CONCEPT HDL和CAPTURE CIS的區(qū)別,。Cadence公司在收購Orcad之前，它的原理圖工具叫Concept HDL,，PCB工具就是Allegro,，也就是Allegro的PCB Editor，另外還有SI工具（做信號(hào)完整性分析的）,。Orcad的原理圖是Capture CIS,，PS里面的原理圖有兩個(gè)，一個(gè)就是Cadence以前的concept HDL,，還有,，就是Capture CIS，不過在PS里面,，名稱改為Design Entry CIS,；對(duì)PCB 布線來說:Concept HDL 是原先的Allegro的原理圖工具,，是原配妻子,。

如同二極管那樣,，三極管的發(fā)射結(jié)也會(huì)有0.7V左右的開啟電壓，在三極管用作開關(guān)時(shí),，輸入信號(hào)可能在低電平時(shí)（0.7Vin<2.4V）也會(huì)導(dǎo)致三極管導(dǎo)通,，使得三極管的集電極輸出為低電平，這樣的情況在電路設(shè)計(jì)中是應(yīng)該秒殺的,。在這里,，由于在基極人為接入了一個(gè)負(fù)電源VEE，這樣即使輸入信號(hào)的低電平稍稍大于零,，也能夠使得三極管的基極為負(fù)電位,，從而使得三極管可靠地截止，集電極就將輸出為我們所希望的高電平,。

詳述不同接地技術(shù)在電子設(shè)計(jì)中的作用【導(dǎo)讀】在電子設(shè)計(jì)中,，最常碰到的技術(shù)就是電路板的接地，從最常見的單模擬電路回路接地,、單純的數(shù)字電路回路接地到模擬數(shù)字電路的混合接地,，從這些接地的方式中無不顯示著電子設(shè)計(jì)的發(fā)展。使接收電路的接地回路大大減小,。在電路設(shè)計(jì)中,，接收電路通過共模扼流圈與發(fā)射電路相連，這樣,，可以使接收電路的回路大大減小，同時(shí),，也為接收電路的EMC檢測(cè)提供良好的技術(shù)支持,。

輸入信號(hào)變化前后，輸出的穩(wěn)態(tài)值是一樣的,，但在輸入信號(hào)變化時(shí),，輸出信號(hào)產(chǎn)生了毛刺，這種冒險(xiǎn)是靜態(tài)冒險(xiǎn),。有兩種基本的采樣方法：一種方法是在輸出信號(hào)的保持時(shí)間內(nèi),，用一定寬度的高電平脈沖與輸出信號(hào)做邏輯"與"運(yùn)算，由此獲取輸出信號(hào)的電平值,。圖1說明了這種方法,，采樣脈沖信號(hào)從輸入引腳"SAMPLE"引入。從圖2的仿真波形上可以看出,，毛刺信號(hào)出現(xiàn)在"TEST"引腳上,，而"OUT"引腳上的毛刺已被消除了。