|
近年來,，采用高分辨率的∑-Δ型數(shù)據(jù)轉(zhuǎn)換器頗為流行,。它的個(gè)突出優(yōu)點(diǎn)是在1片混合信號(hào)CMOS大規(guī)模集成電路上實(shí)現(xiàn)了過采樣與數(shù)字信號(hào)處理技術(shù)的結(jié)合。這一技術(shù)的顯著優(yōu)點(diǎn)：高精度高分辨率,，其分辨率高達(dá)24位,。目前,，∑-Δ型的DAC可實(shí)現(xiàn)24位的數(shù)模轉(zhuǎn)換，但是20位以上的DAC都是為音頻系統(tǒng)服務(wù)的,，如Analog公司的AD18系列,、Burr-Brown和TI公司的PCM17系列、Crystal公司的CS4930等,。這些半導(dǎo)體公司生產(chǎn)的高精度24位的DAC都是音頻DAC芯片。這些芯片必須滿足音頻的采樣頻率,、數(shù)據(jù)輸入格式,、聲道選擇等條件。這些條件的限制使得高分辨率的音頻DAC只能應(yīng)用于音頻系統(tǒng)中,，如果需要高精度的通用DAC作為軟換器（例如：我們設(shè)計(jì)的高速高分辨率模數(shù)轉(zhuǎn)換系統(tǒng)需要24位DAC作為校準(zhǔn)的基準(zhǔn)）,，只能在現(xiàn)有音頻DAC基礎(chǔ)上進(jìn)行改造。通過外圍電路擴(kuò)展和程序設(shè)計(jì),，可實(shí)現(xiàn)通用DAC的時(shí)鐘信號(hào)的改造,、數(shù)據(jù)轉(zhuǎn)換模式的改造、采用頻率的改造等,，滿足通用DAC系統(tǒng)的要求,。
本文以Burr-Brown公司推出的PCM1748為例，說明音頻DAC器件的改造方案,。PCM1748是CMOS立體聲集成電路,。它采用TI公司的增強(qiáng)型多級(jí)∑-Δ結(jié)構(gòu)和噪聲整形技術(shù)，執(zhí)著16～24位的工業(yè)標(biāo)準(zhǔn)音頻數(shù)據(jù)以及三線串行控制端口操作,，最高采樣率可達(dá)100kHz,。 2 音頻DAC的工作原理 高分痃率音頻DAC大都采用多級(jí)幅度量化高階∑-Δ調(diào)制器結(jié)構(gòu)中。這樣,，在實(shí)際應(yīng)用中可以提高音頻動(dòng)態(tài)范圍,，減小時(shí)時(shí)鐘抖動(dòng)的敏感度，降低由此引發(fā)的失真,；內(nèi)置過采樣的數(shù)字濾波器具有2種可供選擇滾降特性：慢滾降和陡滾降,。對(duì)于PCM1748，其內(nèi)部是采用8級(jí)副度量化和4級(jí)噪聲整形技術(shù),。8級(jí)調(diào)制器結(jié)構(gòu)具有更的穩(wěn)定性和抗抖動(dòng)能力,。過采樣調(diào)制器和內(nèi)插濾波器的采樣率是64fs。圖1是PCM1748的結(jié)構(gòu)圖,。
BCK：音頻數(shù)據(jù)位時(shí)鐘,； DATA：音頻數(shù)據(jù)輸入； LRCK：左右聲道音頻數(shù)據(jù)的鎖存,； 以上3個(gè)引腳都是數(shù)字邏輯,，耐壓能力5V。 ML：模式控制鎖存輸入； MC：模式控制數(shù)據(jù)輸入,； SCK：系統(tǒng)時(shí)鐘輸入,；
ZEROL、ZEROR：左右聲道零標(biāo)志位,； VDD,、DGND：數(shù)字電源； VCC,、AGND：模擬電源,； VOUTL：VOUTR：左右聲道模擬輸出； VCOM：公共端,。 PCM1748在正常供電電源下,，是通過串行接口來送入數(shù)據(jù)和進(jìn)行控制的。它的串行接口包括音頻三線同步串行接口和控制三線異步串行接口,。 頻串行接口包括LRCK,、BCK、DATA,。其中,，BCK是串行音頻位時(shí)鐘。它的功能是將DATA上現(xiàn)有的數(shù)據(jù)通過此時(shí)鐘作用送入音頻接口的移位寄存器內(nèi),，并且注意串行數(shù)據(jù)是在BCK的上升沿送入音頻接口的,。LRCK是串行音頻接口在左/右聲道數(shù)據(jù)字鎖存時(shí)鐘。它的功能是將數(shù)據(jù)鎖存到接口內(nèi)部的移位寄存器中,。這里應(yīng)當(dāng)注意,，無論BCK還是LRCK都應(yīng)當(dāng)與系統(tǒng)時(shí)鐘SCK同步，因而最好LRCK和BCK應(yīng)從系統(tǒng)時(shí)鐘SCK獲取,。同時(shí),，LRCK與采樣頻率fs一致。BCK可選擇為32,、48或64倍的采樣頻率,。PCM1748支持工業(yè)標(biāo)準(zhǔn)的音頻數(shù)據(jù)格式，包括標(biāo)準(zhǔn)格式,、I2S格式和左對(duì)齊格式,。格式選擇是通過控制寄存器來設(shè)置。所有格式都需要二進(jìn)制補(bǔ)碼,，高位在前的音頻數(shù)據(jù),，如圖2所示左對(duì)齊格式及其操作時(shí)序。 PCM1748具有用戶可編程的模式控制,。這些可控模式是通過串行控制口送入控制字來設(shè)置的,。具體的可控模式功能有：軟靜噪,、過采樣率、DAC操作控制,、音頻數(shù)據(jù)格式,、輸出相位選擇等。相應(yīng)的寄存器認(rèn)狀態(tài)和控制寄存器地址,、定義,，可參考說明書。
控制串行接口是通過對(duì)片上的模式寄存器進(jìn)行編寫來實(shí)現(xiàn)控制功能的,。其中MD是串行數(shù)據(jù)輸入,，用來寫模式寄存器；MC是串行位時(shí)鐘,，用來將數(shù)據(jù)控制口；ML是控制口的鎖存時(shí)鐘,，是將控制字鎖存到寄存器中,。所有的串行控制口的寫操作都是采用16位數(shù)據(jù)字，如圖3所示,。其中最高位為0,；IDX[6～0]是標(biāo)志位，它為寫操作提供寄存器索引或地址,，低7位D[7～0]是寫放到該地址的寄存器數(shù)據(jù)值,。圖4表明這一寫入時(shí)序。 通過串行口的正確控制及特定音頻數(shù)據(jù)的輸入,，在音頻特定采樣頻率及時(shí)鐘控制下,，再輔以必要的外圍電源和輸出電路，PCM1748就可以正常地進(jìn)行音頻數(shù)據(jù)轉(zhuǎn)換了,。
3 將音頻DAC改造為通用 在保證音頻DAC正常工作的前提下,，將其改造成為通用型DAC的設(shè)計(jì)，要是要突破音頻信號(hào)的數(shù)據(jù)格式和采樣頻率的限制,，使其適應(yīng)通用數(shù)據(jù)轉(zhuǎn)換器的使用,。為實(shí)現(xiàn)這一功能，我們采用TI公司的TMS320F206（簡稱F206）作為控制的核心器件,，需要從以下幾方面進(jìn)行設(shè)計(jì),。 （1）電源的設(shè)計(jì) 音頻DAC正常工作的電源包括模擬電源和數(shù)字電源。模擬電源VCC采用+5V供電,，提供DAC模擬和輸出濾波器的電源,；數(shù)字電源VDD采用3.3V供電，提供數(shù)字濾波器和串行接口的電源,。為減少電源數(shù)量,，采用美信公司的DC-DC轉(zhuǎn)換芯片MAX1748將+5V轉(zhuǎn)換為3.3V,，同時(shí)，系統(tǒng)中濾波和輸出電路的運(yùn)放需要-5V的電源,，也可通過MAX735將+5V轉(zhuǎn)換而得,，如圖5所示。
2）時(shí)鐘信號(hào)的設(shè)計(jì) 對(duì)于時(shí)鐘的設(shè)計(jì)主要包括音頻串行時(shí)鐘的設(shè)計(jì)和控制串行時(shí)鐘的設(shè)計(jì)2部分（見圖5）,。 音頻串行時(shí)鐘主要是BCK,、LRCK、還有系統(tǒng)主時(shí)鐘SCK,。這里L(fēng)RCK等于采樣頻率fs,，BCK采用64fs。為設(shè)計(jì)簡單,，我們利用F206的CLKOUT1（20MHz）作為SCK,，提供系統(tǒng)時(shí)鐘，利用分頻器件74HC393的256分頻作為LRCK,，4分頻作為BCK,。這樣采樣頻率確定為20MHz/256=78.125kHz。通過不同的分頻比可以確定不同的采樣頻率,。 控制串行接口的時(shí)鐘ML,、MC可直接由F206的同步串口時(shí)鐘CLKX和FSX提供。 由于BCK和MC都是利用F206的同步串口時(shí)鐘線CLKX,，為區(qū)分音頻串行接口的數(shù)據(jù)和控制串行數(shù)據(jù),，BCK-CLKX和MC-CLKX采用模擬開關(guān)74HC251控制。需要送控制字時(shí),，將MC與CLKX接通,；需要送數(shù)據(jù)時(shí)，將BCK與CLKX接通,，并且通過8255擴(kuò)展的I/O口進(jìn)行74HC393和74HC251的觸發(fā)和切換,。 （3）數(shù)據(jù)的寫入 音頻串行口的數(shù)據(jù)輸入DATA與F206的同步串行口DX相連，也就是數(shù)據(jù)由同步串口提供,。F206采用連續(xù)模式下外部時(shí)鐘方式,。74HC393的4分頻輸出連至PCM1748的BCK和F206的CLKX。這里F206應(yīng)設(shè)置同步串口寄存器SSPCR,，采用CLKX外部時(shí)鐘源,。由于F206在CLKX上升沿發(fā)送數(shù)據(jù)，為保證數(shù)據(jù)的可靠傳輸,，應(yīng)設(shè)置SSPST改變CLKX極性,，下降沿發(fā)送數(shù)據(jù)。這里,，我們采用的是24位左對(duì)齊的數(shù)據(jù)格式,。F206檢測到LRCK的下降沿一定時(shí)間后開始傳送數(shù)據(jù),，每次傳送2個(gè)字。根據(jù)左對(duì)齊的方式只截取高24位作為需要的24位數(shù)據(jù),。這里需要說明的是,，24位數(shù)據(jù)采用的是二的補(bǔ)碼格式。 控制串行口的數(shù)據(jù)直接利用F206的同步串口——突發(fā)模式內(nèi)部時(shí)鐘方式進(jìn)行所需控制字的傳送,。MC與DX相連即可,。 （4）輸出調(diào)理電路設(shè)計(jì) ∑-Δ型DAC采用噪聲整形技術(shù)來提高信號(hào)帶寬范圍內(nèi)的信噪比。與此同時(shí),，在信號(hào)帶寬范圍外高于需耐奎斯特頻率（fs/2）的噪聲增大,。這就是將噪聲均勻分布到了直流，直至Kfs/2范圍內(nèi),，其中K為過采樣率,。為提高轉(zhuǎn)換器性能，信號(hào)帶寬外的噪聲必須通過低通濾波器濾除,。其是通過片上和片外的低通濾波器實(shí)現(xiàn)的,。 PCM1748有左右2個(gè)聲道，可以通過設(shè)置控制寄存器來選擇輸出的聲道,。這里，只利用1路輸出VOUTL,，此輸出須經(jīng)外部低通濾波和電壓轉(zhuǎn)換送到高速高精度模數(shù)轉(zhuǎn)換器系統(tǒng)中,，作為基準(zhǔn)信號(hào)。 片外低通濾波器的截至頻率最高為fs/2,。在此方案設(shè)計(jì)中為78.125kHz/2=39.0625kHz,。采用雙電源供電的二階巴特沃斯濾波器，利用多級(jí)反饋以減少頻率和溫度變化時(shí)對(duì)元件變化的敏感度,，同時(shí)高質(zhì)量的運(yùn)算放大器也是保證DAC轉(zhuǎn)換精度所需要的,。片外的低通濾波電路如圖6所示。 音頻器件的輸出都在某一中心值上下范圍內(nèi),。PCM1748是以50%VCC=2.5V為中心值,，滿量程為62%VCC=3.1V，也就是說輸出的模擬信號(hào)是在0.95～4.05V范圍內(nèi),。為將輸出轉(zhuǎn)換到需要的0～2.5V范圍內(nèi),，需采用電壓變換電路，如圖7所示,。 計(jì)算關(guān)系如下：
取R1=200Ω,，則R2=526Ω，R3=160Ω,。這里運(yùn)放采用美信公司的MAX4431,。它是低噪聲低失真的寬帶運(yùn)算放大器,。 通過以上幾個(gè)方面的設(shè)計(jì)，音頻系統(tǒng)可以實(shí)現(xiàn)通用DAC轉(zhuǎn)換,，其轉(zhuǎn)換關(guān)系如表1所列,。而且可通過程序?qū)?的補(bǔ)碼的格式轉(zhuǎn)換成一般二進(jìn)制，或者直接利用2的補(bǔ)碼進(jìn)行計(jì)算,。 表1 改造后DAC輸入-輸出關(guān)系 輸入：24位2的補(bǔ)碼形式量程范圍輸出：電壓/V 0111……1111 +FSR 2.5 0110……0000 +1/2FSR 1.875 0000……0000 +0 1.25 1111……1111 -0 1.25 1011……1111 -1/2FSR 0.625 1000……0000 -FSR 0 針對(duì)實(shí)際需要,，可以設(shè)置不同的控制寄存器值，例如：改變數(shù)據(jù)格式,、輸出通道的選擇等,。這里給出系統(tǒng)和程序的工作流程圖，如圖8所示,。
在設(shè)計(jì)程序時(shí),，要注意幾點(diǎn)問題。在對(duì)音頻器件的控制串行口進(jìn)行操作時(shí),，時(shí)鐘信號(hào)MC應(yīng)通過數(shù)字開關(guān)切換到與CLKX相連,；F206的同步串口采用突發(fā)內(nèi)部時(shí)鐘方式，這是通過設(shè)置SSPCR來控制的,。在音頻串行控制口操作時(shí),，BCK應(yīng)切換到與CLKX相連；F206同步串口采用連續(xù)外部時(shí)鐘方式,，并且在CLKX下降沿發(fā)送數(shù)據(jù),，通過改變SSPCR和SSPST來實(shí)現(xiàn)。 5 總結(jié) 通過實(shí)際應(yīng)用改造,，音頻器件不僅可以應(yīng)用于視音頻場合,，也可將音頻DAC器件用于一般的數(shù)模轉(zhuǎn)換系統(tǒng)，從而實(shí)現(xiàn)高精度的數(shù)模轉(zhuǎn)換,。 |
|
|
