電源完整性（PI）是指電源波形的質(zhì)量,，研究的是電源分配網(wǎng)絡(luò)（Power Distribution Network，簡(jiǎn)稱PDN）,，并從系統(tǒng)供電網(wǎng)絡(luò)綜合考慮,，消除或者減弱噪聲對(duì)電源的影響。電源完整性的設(shè)計(jì)目標(biāo)是把電源噪聲控制在一個(gè)很小的容差范圍內(nèi)（如<+/-2.5%）,，實(shí)時(shí)響應(yīng)負(fù)載對(duì)電流的快速變化,，從而為芯片提供干凈穩(wěn)定的電壓，以及為其他信號(hào)提供低阻抗的回流路徑,?？傊己玫腜DN設(shè)計(jì)能夠使系統(tǒng)運(yùn)行地更穩(wěn)定,。

       隨著芯片的門電路數(shù)量的增加,、翻轉(zhuǎn)速率的增高，電源完整性的設(shè)計(jì),，面臨著非常大的挑戰(zhàn),。主要表現(xiàn)在以下兩個(gè)個(gè)方面：

1. 芯片功耗不斷增大、電源電流不斷的提升：大型的CPU,、FPGA,、AI芯片的內(nèi)核電壓，最大電流甚至超過100A,。
2. 芯片工藝提升,，導(dǎo)致電源電壓不斷降低：內(nèi)核電源的電壓從之前的1.2V降低到1.0V、0.9V,、0.8V甚至更低的0.75V,。

PDN可以說是一個(gè)系統(tǒng)中最復(fù)雜的互連結(jié)構(gòu),，它包含從供電芯片（VRM）到負(fù)載芯片（IC）的互聯(lián)網(wǎng)絡(luò)及其上的所有器件（電容、Package電容,、VRM和Chip）,。

從另一方面也可以說系統(tǒng)中的所有元件都直接或間接地被連接到電源網(wǎng)絡(luò)上。這就使得電源完整性設(shè)計(jì)不在是一個(gè)單純的芯片供電問題,，而是影響系統(tǒng)性能的重要因素,。電源完整性（PI）設(shè)計(jì)需要滿足三大目標(biāo)：

• 為芯片提供穩(wěn)定的供電；
• 為信號(hào)提供低阻抗,、低噪聲的參考回路。隨著速率的提高一些接口必須進(jìn)行SI－PI協(xié)調(diào)仿真分析,，才能sign-off,。
• 避免EMI輻射，電源噪聲也是重要的EMI輻射源,，設(shè)計(jì)不好會(huì)產(chǎn)生EMI問題,。

電源的分類

IO電源為芯片間的接口信號(hào)傳輸提供電荷，而Core電源為芯片內(nèi)部處理器指令的執(zhí)行提供電荷,。兩種電源的設(shè)計(jì)都會(huì)對(duì)信號(hào)的傳輸產(chǎn)生影響,，在研究PDN系統(tǒng)時(shí)我們不能將其同信號(hào)的傳輸過程孤立開來，必須結(jié)合信號(hào)傳輸?shù)倪^程來分析PDN系統(tǒng)的作用,。

IO和內(nèi)核兩種電源之間的區(qū)別我們可以簡(jiǎn)單的這樣理解：對(duì)于IO電路其驅(qū)動(dòng)器和接受器分別在兩個(gè)芯片上（如下圖所示）,，其信號(hào)通過PCB布線進(jìn)行連接，此時(shí)PCB板上的PDN系統(tǒng)（IO電源）的作用不僅為驅(qū)動(dòng)電路和接收電路供電,，而且還作為驅(qū)動(dòng)器和接受器之間信號(hào)傳輸?shù)姆祷芈窂?。由于?qū)動(dòng)和接收位于不同的芯片上，封裝電感的存在會(huì)讓PDN的作用更加明顯,。

 對(duì)于內(nèi)核電路其驅(qū)動(dòng)電路和接收電路均在一個(gè)芯片內(nèi)部,，由于尺寸很小、寄生電感也很小,。芯片外部PCB上的內(nèi)核電源供電的作用主要就是為驅(qū)動(dòng)器和接收器提供穩(wěn)定的供電,，即使作為信號(hào)的返回路徑，由于尺寸太小也幾乎沒有體現(xiàn)傳輸線效應(yīng)對(duì)內(nèi)核電路的數(shù)據(jù)傳輸并不會(huì)產(chǎn)生太大影響,。

但另一方面,，處理器的內(nèi)核一般工作頻率都會(huì)比較高，因此電源問題往往會(huì)更加棘手：

1. IO電源問題只是影響到信號(hào)質(zhì)量,，這些都是我們能夠通過仿真預(yù)測(cè)或測(cè)試儀器進(jìn)行測(cè)量,，而內(nèi)核的電源問題往往會(huì)影響處理器指令的執(zhí)行導(dǎo)致芯片工作異常，定位問題的手段就不如IO信號(hào)那么多了,。
2. 內(nèi)核電源的電流往往非常大,，一些大算力的AI芯片,、FPGA、CPU等,，內(nèi)核電源動(dòng)不動(dòng)就需幾十A上百A的電流,，這就需要PDN的阻抗作的非常低、對(duì)電源噪聲的需求提出了更高的要求,。
3. 內(nèi)核電源的電流具有很大的不確定性,，對(duì)于一個(gè)處理器芯片它采用的算法不同、應(yīng)用場(chǎng)景不同,，都可能導(dǎo)致其電流特性不同,。如何設(shè)計(jì)PDN保障所有場(chǎng)景的穩(wěn)定工作是一個(gè)非常大的挑戰(zhàn)。

電源傳輸中的問題

對(duì)于core電源由于驅(qū)動(dòng)和接收都在芯片內(nèi)部我們研究的手段有限,，因此這里以IO電源為例來看電源傳輸過程中都會(huì)引起哪些問題,。

下圖給出了一個(gè)由反相器構(gòu)成的驅(qū)動(dòng)器經(jīng)由互連線路到接收器的簡(jiǎn)化電路，以此為例可以說明IO電源在信號(hào)傳輸過程中所起到的作用,。Vdd和Gnd作為電源地平面連接了驅(qū)動(dòng)器和接收器的電源供給,。柵極連接點(diǎn)稱為輸入節(jié)點(diǎn)，漏極連接點(diǎn)稱為輸出節(jié)點(diǎn),。輸出節(jié)點(diǎn)連接到下一級(jí)晶體管電路的輸入節(jié)點(diǎn)上,。輸出高電平時(shí)驅(qū)動(dòng)器上管導(dǎo)通，電源平面通過上管和傳輸線對(duì)接收器柵極電容器進(jìn)行充電,；驅(qū)動(dòng)器輸出低電平時(shí)驅(qū)動(dòng)器下管導(dǎo)通由接收器的柵極電容通過傳輸線和驅(qū)動(dòng)器下管向地平面進(jìn)行放電,。IO電路必須連接到供電電路上(如 VDD 與 GND 終端)，以便能對(duì)集成電路的電容器節(jié)點(diǎn)進(jìn)行充電和放電,。由此可以看出信號(hào)的傳輸過程和PDN系統(tǒng)密切相關(guān),，并不僅僅依靠驅(qū)動(dòng)器和接收器之間的互連線，需要不停的從電源平面獲得電荷并向地平面釋放電荷,。而無論是從電源平面獲得電流還是向地平面釋放電流都會(huì)反過來在電源地平面（PDN系統(tǒng)上）產(chǎn)生電壓波動(dòng),，同時(shí)PDN系統(tǒng)上的電源波動(dòng)也會(huì)影響信號(hào)的傳輸過程。

供電電源輸出需要通過PDN網(wǎng)絡(luò)和用電IC建立連接關(guān)系,。而PDN網(wǎng)絡(luò)通常都會(huì)有不同程度的電阻,、電感特性，使得流過PDN網(wǎng)絡(luò)的電流在 IC 的Vdd和Gnd端會(huì)表現(xiàn)出DC壓降和AC時(shí)變電壓波動(dòng)問題,。這對(duì)芯片中的晶體管電路的正常工作都是有害的,，當(dāng)供電電壓過高時(shí)可能導(dǎo)致晶體管的損壞，而供電電壓降低又會(huì)使芯片的工作頻率降低性能下降,，為保證芯片正常工作每個(gè)芯片都會(huì)對(duì)供電電壓的波動(dòng)范圍有一個(gè)要求,。所以，必須在供電電源和 IC 間建立一個(gè)合適的 PDN網(wǎng)絡(luò)，嚴(yán)格控制住供電電壓,，使得在要求的時(shí)間區(qū)間內(nèi)能夠?yàn)榫w管提供足夠的電流,。晶體管的Vdd和Gnd端之間的電壓波動(dòng)可以引起晶體管的如下問題：

• IC 供電端之間電壓的降低將減慢或阻止晶體管切換狀態(tài)，使芯片的工作頻率降低,。
• IC 供電端之間電壓的增大將導(dǎo)致對(duì)芯片內(nèi)部電路的破壞,，引發(fā)可靠性問題。
• 泄漏到靜態(tài)晶體管中的電壓波動(dòng)和來自臨近信號(hào)線的串?dāng)_將使傳輸路徑遠(yuǎn)端的靜態(tài)晶體管電路產(chǎn)生錯(cuò)誤的開關(guān)切換,。
• 當(dāng)多個(gè)晶體管同時(shí)開關(guān)時(shí)會(huì)導(dǎo)致芯片瞬間用電量增大從而使在電源,、地管腳上產(chǎn)生電源/地彈，導(dǎo)致電源噪聲增大,。此時(shí)的噪聲也稱為同時(shí)開關(guān)噪聲(SSN),。
• SSN會(huì)導(dǎo)致驅(qū)動(dòng)器輸出波形退化，對(duì)于數(shù)據(jù)信號(hào)可能導(dǎo)致信號(hào)時(shí)序裕量的減小,，對(duì)于時(shí)鐘信號(hào)可能導(dǎo)致信號(hào)邊沿不單調(diào)從而引起時(shí)序容限錯(cuò)誤,。

從上面對(duì)于電源配送過程中的問題描述，我們可以把這些問題歸結(jié)為兩個(gè)方面：一方面就是電源噪聲,、IR Drop對(duì)芯片正常工作的影響，怎樣設(shè)計(jì)PDN使其滿足用電芯片的電源指標(biāo)要求,；另一方面是PDN網(wǎng)絡(luò)給信號(hào)完整性帶來哪些影響,，怎么樣來消除或者減小這種影響。實(shí)際上這兩個(gè)方面是相互關(guān)聯(lián)的,，一個(gè)低噪聲的PDN設(shè)計(jì)必然不會(huì)由于PDN產(chǎn)生嚴(yán)重的信號(hào)質(zhì)量問題,；而由一個(gè)噪聲非常大的電源供電的接口，信號(hào)的性能也肯定會(huì)受到一定影響,。為了更加清晰闡述PDN設(shè)計(jì)的方法,，我們還是將這兩個(gè)方面分開進(jìn)行討論。

電源噪聲的控制

我們來看怎樣控制電源的噪聲,。電源噪聲的來源主要有幾個(gè)方面：

• 供電電源本身的噪聲,；
• 用電芯片IO電路翻轉(zhuǎn)所產(chǎn)生的電源噪聲；
• 其它信號(hào),、大噪聲電源的噪聲耦合,。

系統(tǒng)電源通常電壓比較高，一般有-48V,、12V等不同的電壓,，這些電源一般噪聲比較大需要經(jīng)過DC-DC變換器轉(zhuǎn)換為IC器件工作需要的低壓電源，為系統(tǒng)中所有器件提供正常工作所需要的電流,。通常一些大電流供電需要都是使用開關(guān)電源供電,。開關(guān)電源本身會(huì)有自己的開關(guān)頻率、前級(jí)的電源噪聲也會(huì)影響到開關(guān)電源的輸出,?？刂齐娫葱酒脑肼曒敵鲂枰O(shè)計(jì)好電源芯片的輸入和輸出濾波電路以及電源本身的反饋環(huán)路,。

用電芯片的IO翻轉(zhuǎn)需要從其供電電源獲得電荷，IO翻轉(zhuǎn)的上升下降時(shí)間,、以及同時(shí)翻轉(zhuǎn)的IO數(shù)量決定了IC對(duì)電流需求的頻譜和大小,。滿足用電芯片的電流需求如果光靠電源地平面對(duì)來提供是遠(yuǎn)遠(yuǎn)不夠的，需要不同頻率特性的電容器逐級(jí)的傳遞電流,。電源地平面電容非常小能夠提供IO翻轉(zhuǎn)所需要的高頻電流,，高頻的陶瓷電容為電源地平面提供電荷，中頻電容為高頻電容提供電荷,，低頻的儲(chǔ)能電容為中頻電容提供電荷就這樣逐級(jí)的完成從電源芯片到用電芯片之間的電荷輸送,。電容在完成電荷輸送的過程實(shí)際也是在進(jìn)行電源的濾波。如果這一電荷配送的網(wǎng)絡(luò)設(shè)計(jì)的不好,，那就是導(dǎo)致IO翻轉(zhuǎn)所需的電流得不到滿足,，就會(huì)導(dǎo)致IO翻轉(zhuǎn)產(chǎn)生的電源噪聲泄露到電源地平面上，同時(shí)電源噪聲也會(huì)反映在相應(yīng)的IO buffer輸出信號(hào)上產(chǎn)生信號(hào)完整性問題,。

前兩個(gè)方面的噪聲控制主要是采不同頻段的電容進(jìn)行濾波,。實(shí)際的電容器由于寄生電感、電阻等效益,，使其具有一定的作用頻率,。因此，電容的濾波范圍會(huì)有高頻,、中頻,、低頻之分。另一方面,，電容器和IO電路的距離決定了供給電荷所需的時(shí)間,，這個(gè)時(shí)間由介質(zhì)中的光速?zèng)Q定，它是將電荷從電容器傳送到晶體管所需的最小時(shí)間,。因?yàn)闀r(shí)間延遲的倒數(shù)是頻率,，所以電容器和晶體管的距離決定了電容器向晶體管傳送電荷的頻率。而電容本身具有頻率特性只在其自諧振頻率附近才有很低的阻抗能夠起到較好的濾波效果,，這樣就不難理解越是高頻的電容越應(yīng)該布局在距離IO電路近的位置,，一些pf級(jí)的濾波電容往往需要布局在芯片的封裝內(nèi)部甚至die上；中頻電容可以放置的稍遠(yuǎn)一些布局在PCB板上芯片周圍的位置,；低頻電源的布局位置影響已經(jīng)不是很大,。

對(duì)于來自于其它信號(hào)、電源的噪聲耦合主要通過控制不同電源之間以及電源和信號(hào)之間的隔離度來實(shí)現(xiàn),。本章的最后會(huì)給出電源設(shè)計(jì)的要點(diǎn)會(huì)包含著部分內(nèi)容,。

PDN設(shè)計(jì)對(duì)信號(hào)完整性的影響

下面再來看一下PDN網(wǎng)絡(luò)對(duì)信號(hào)完整性方面的影響。由上面對(duì)驅(qū)動(dòng)器和接收器之間信號(hào)傳輸過程的分析可知，PDN網(wǎng)絡(luò)的性能不僅關(guān)系到為芯片提供滿足要求的穩(wěn)定的電源供電而且與高速信號(hào)的信號(hào)完整性也有著密不可分的關(guān)系,。而且隨著高速數(shù)字系統(tǒng)中信號(hào)速率的提高,，PDN網(wǎng)絡(luò)的作用變得越來越重要。PDN上的電源噪聲會(huì)通過供電電壓的波動(dòng)在晶體管輸出信號(hào)時(shí)產(chǎn)生噪聲,、也會(huì)通過信號(hào)線和PDN之間的耦合直接耦合到信號(hào)線上,，同樣高速信號(hào)翻轉(zhuǎn)產(chǎn)生的噪聲通過PDN耦合到其它敏感電路引起抖動(dòng)、噪聲容限減小,。

信號(hào)在傳輸過程中的電流路徑不僅和信號(hào)路徑有關(guān),，其返回電流是通過電源或者地平面回流到驅(qū)動(dòng)器的。而PDN系統(tǒng)的性能關(guān)系到信號(hào)傳輸?shù)姆祷芈窂?，因此PI和Sl是不可分割的,。以往在做低速信號(hào)的仿真分析時(shí)往往是把SI、PI分開考慮,，即把信號(hào)路徑和返回路徑分開考慮,。當(dāng)然如果能夠分別把信號(hào)路徑和PDN網(wǎng)絡(luò)的性能設(shè)計(jì)到最優(yōu)也是能夠最大程度的保證系統(tǒng)的性能。但是這樣的仿真分析實(shí)際上沒有考慮到SI和PI之間的相互作用,，在對(duì)一些高速接口進(jìn)行分析時(shí)很可能得到過于樂觀的結(jié)果而導(dǎo)致系統(tǒng)設(shè)計(jì)的失敗,。在進(jìn)行高速接口的SI分析時(shí)我們始終要保持對(duì)信號(hào)參考平面以及為該接口供電的PDN系統(tǒng)的警惕，不能簡(jiǎn)單地假設(shè)電源絕對(duì)處于穩(wěn)定狀念,。下圖給出了理想電源地情況和非理想電源地情況下提取的信號(hào)S參數(shù)的對(duì)比,。粗線為非理想電源地情況下的插入損耗和反射參數(shù)，細(xì)線為理想電源地情況下的插入損耗和反射參數(shù),，不難看出與理想電源地情況相比非理想電源地情況下無論是插損還是反射都要大很多，而且這種差距越到高頻體現(xiàn)的越明顯,。

  理想電源地和非理想電源地情況下傳輸線S參數(shù)對(duì)比

上面的論述我們了解到了PDN對(duì)整個(gè)系統(tǒng)的重要性,，下面章節(jié)繼續(xù)介紹一下PDN設(shè)計(jì)的原則。