先來(lái)熟悉幾個(gè)概念：

信號(hào)完整性是指信號(hào)在信號(hào)線上的質(zhì)量。信號(hào)具有良好的信號(hào)完整性是指當(dāng)在需要的時(shí)候,，具有所必需達(dá)到的電壓電平數(shù)值,。差的信號(hào)完整性不是由某一因素導(dǎo)致的，而是由板級(jí)設(shè)計(jì)中多種因素共同引起的,。特別是在高速電路中,，所使用的芯片的切換速度過(guò)快、端接元件布設(shè)不合理,、電路的互聯(lián)不合理等都會(huì)引起信號(hào)的完整性問(wèn)題,。具體主要包括串?dāng)_、反射,、過(guò)沖與下沖,、振蕩、信號(hào)延遲等,。

信號(hào)完整性問(wèn)題由多種因素引起，歸結(jié)起來(lái)有反射,、串?dāng)_,、過(guò)沖和下沖、振鈴,、信號(hào)延遲等,，其中反射和串?dāng)_是引發(fā)信號(hào)完整性問(wèn)題的兩大主要因素。

反射和我們所熟悉的光經(jīng)過(guò)不連續(xù)的介質(zhì)時(shí)都會(huì)有部分能量反射回來(lái)一樣,，就是信號(hào)在傳輸線上的回波現(xiàn)象,。此時(shí)信號(hào)功率沒(méi)有全部傳輸?shù)截?fù)載處，有一部分被反射回來(lái)了,。在高速的PCB中導(dǎo)線必須等效為傳輸線,，按照傳輸線理論,，如果源端與負(fù)載端具有相同的阻抗，反射就不會(huì)發(fā)生了,。如果二者阻抗不匹配就會(huì)引起反射,，負(fù)載會(huì)將一部分電壓反射回源端。根據(jù)負(fù)載阻抗和源阻抗的關(guān)系大小不同,，反射電壓可能為正,，也可能為負(fù)。如果反射信號(hào)很強(qiáng),，疊加在原信號(hào)上,，很可能改變邏輯狀態(tài)，導(dǎo)致接收數(shù)據(jù)錯(cuò)誤,。如果在時(shí)鐘信號(hào)上可能引起時(shí)鐘沿不單調(diào),，進(jìn)而引起誤觸發(fā)。一般布線的幾何形狀,、不正確的線端接,、經(jīng)過(guò)連接器的傳輸及電源平面的不連續(xù)等因素均會(huì)導(dǎo)致此類反射。另外常有一個(gè)輸出多個(gè)接收,，這時(shí)不同的布線策略產(chǎn)生的反射對(duì)每個(gè)接收端的影響也不相同,，所以布線策略也是影響反射的一個(gè)不可忽視的因素。

串?dāng)_是相鄰兩條信號(hào)線之間的不必要的耦合,，信號(hào)線之間的互感和互容引起線上的噪聲,。因此也就把它分為感性串?dāng)_和容性串?dāng)_，分別引發(fā)耦合電流和耦合電壓,。當(dāng)信號(hào)的邊沿速率低于1ns時(shí),，串?dāng)_問(wèn)題就應(yīng)該考慮了。如果信號(hào)線上有交變的信號(hào)電流通過(guò)時(shí),，會(huì)產(chǎn)生交變的磁場(chǎng),，處于磁場(chǎng)中的相鄰的信號(hào)線會(huì)感應(yīng)出信號(hào)電壓。一般PCB板層的參數(shù),、信號(hào)線間距,、驅(qū)動(dòng)端和接收端的電氣特性及信號(hào)線的端接方式對(duì)串?dāng)_都有一定的影響。在Cadence的信號(hào)仿真工具中可以同時(shí)對(duì)6條耦合信號(hào)線進(jìn)行串?dāng)_后仿真,，可以設(shè)置的掃描參數(shù)有：PCB的介電常數(shù),，介質(zhì)的厚度，沉銅厚度,，信號(hào)線長(zhǎng)度和寬度,，信號(hào)線的間距．仿真時(shí)還必須指定一個(gè)受侵害的信號(hào)線，也就是考察另外的信號(hào)線對(duì)本條線路的干擾情況,，激勵(lì)設(shè)置為常高或是常低,，這樣就可以測(cè)到其他信號(hào)線對(duì)本條信號(hào)線的感應(yīng)電壓的總和,，從而可以得到滿足要求的最小間距和最大并行長(zhǎng)度。

過(guò)沖是由于電路切換速度過(guò)快以及上面提到的反射所引起的信號(hào)跳變,，也就是信號(hào)第一個(gè)峰值超過(guò)了峰值或谷值的設(shè)定電壓,。下沖是指下一個(gè)谷值或峰值。過(guò)分的過(guò)沖能夠引起保護(hù)二極管工作,，導(dǎo)致過(guò)早地失效,，嚴(yán)重的還會(huì)損壞器件。過(guò)分的下沖能夠引起假的時(shí)鐘或數(shù)據(jù)錯(cuò)誤,。它們可以通過(guò)增加適當(dāng)端接予以減少或消除,。

在Cadence的信號(hào)仿真軟件中，將以上的信號(hào)完整性問(wèn)題都放在反射參數(shù)中去度量,。在接收和驅(qū)動(dòng)器件的IBIS模型庫(kù)中,，我們只需要設(shè)置不同的傳輸線阻抗參數(shù)、電阻值,、信號(hào)傳輸速率以及選擇微帶線還是帶狀線,，就可以通過(guò)仿真工具直接計(jì)算出信號(hào)的波形以及相應(yīng)的數(shù)據(jù)，這樣就可以找出匹配的傳輸線阻抗值,、電阻值,、信號(hào)傳輸速率，在對(duì)應(yīng)的PCB軟件Allegro中,，就可以根據(jù)相對(duì)應(yīng)的傳輸線阻抗值和信號(hào)傳輸速率得到各層中相對(duì)應(yīng)信號(hào)線的寬度(需提前設(shè)好疊層的順序和各參數(shù)),。選擇電阻匹配的方式也有多種，包括源端端接和并行端接等,，根據(jù)不同的電路選擇不同的方式,。在布線策略上也可以選擇不同的方式：菊花型、星型,、自定義型,，每種方式都有其優(yōu)缺點(diǎn)，可以根據(jù)不同的電路仿真結(jié)果來(lái)確定具體的選擇方式,。

信號(hào)延遲是電路中只能按照規(guī)定的時(shí)序接收數(shù)據(jù),，過(guò)長(zhǎng)的信號(hào)延遲可能導(dǎo)致時(shí)序和功能的混亂，在低速的系統(tǒng)中不會(huì)有問(wèn)題,，但是信號(hào)邊緣速率加快，時(shí)鐘速率提高,，信號(hào)在器件之間的傳輸時(shí)間以及同步時(shí)間就會(huì)縮短,。驅(qū)動(dòng)過(guò)載、走線過(guò)長(zhǎng)都會(huì)引起延時(shí),。必須在越來(lái)越短的時(shí)間預(yù)算中要滿足所有門延時(shí),，包括建立時(shí)間,，保持時(shí)間，線延遲和偏斜,。由于傳輸線上的等效電容和電感都會(huì)對(duì)信號(hào)的數(shù)字切換產(chǎn)生延遲,，加上反射引起的振蕩回繞，使得數(shù)據(jù)信號(hào)不能滿足接收端器件正確接收所需要的時(shí)間,，從而導(dǎo)致接收錯(cuò)誤,。在Cadence的信號(hào)仿真軟件中，將信號(hào)的延遲也放在反射的子參數(shù)中度量,，有Settledelay,、Switchdelay、Propdelay,。其中前兩個(gè)與IBIS模型庫(kù)中的測(cè)試負(fù)載有關(guān),，這兩個(gè)參數(shù)可以通過(guò)驅(qū)動(dòng)器件和接收器件的用戶手冊(cè)參數(shù)得到，可以將它們與仿真后的Settledelay,、Switchdelay加以比較,，如果在Slow模式下得到的Switchdelay都小于計(jì)算得到的值，并且在Fast的模式下得到的Switchdelay的值都大于計(jì)算得到的值,，就可以得出我們真正需要的兩個(gè)器件之間的時(shí)延范圍Propdelay,。在具體器件布放的時(shí)候，如果器件的位置不合適,，在對(duì)應(yīng)的時(shí)延表中那部分會(huì)顯示紅色,，當(dāng)把其位置調(diào)整合適后將會(huì)變成藍(lán)色，表示信號(hào)在器件之間的延時(shí)已經(jīng)滿足Propdelay規(guī)定的范圍了,。

特別說(shuō)明,，由于本人能力有限，博文上有不正確的地方歡迎批評(píng)指正,，另外也可加QQ群進(jìn)行討論：中國(guó)硬件設(shè)計(jì)交流PCB&SI：217166793,。

——未完待續(xù)