基于高通Msm8937平臺(tái),，SN65DSI84后面簡(jiǎn)稱DSI84,。

打開DSI Tuner，選擇目標(biāo)設(shè)備,，這里我們是SN65DSI84

1. Panel Inputs

1.1  Panel Info

這些數(shù)據(jù)的填寫主要來至于顯示屏規(guī)格書：

這里的LVDS Mode一定要根據(jù)我們硬件設(shè)計(jì)來寫,，我們這里是dual，也就是雙路LVDS輸出模式,。

1.2  Pixels和Line

顯示屏相關(guān)參數(shù)

(1)   LVDS_HActive和LVDS_VActive的值根據(jù)上面的Resolution和LVDS Mode的值自行確定

(2)   我們分別取Hsync和Vsync典型值,，LVDS_HPW+LVDS_HBP+LVDS_HFP=tHP-tHV=1088-960=128，LVDS_VPW+LVDS_VBP+LVDS+VFP=tVP-tVV=1100-1080=20

1.3  Additional Panel Info

這里說明下DE,、HS和VS的極性選擇,，這需要匹配顯示屏panel規(guī)格書，比如我們的屏

2.DSI_Inputs

2.1  DSI Info

SN65DSI84只有單通道,，所以只有Single選擇,。

2.2  Informational

選擇默認(rèn)的

2.3  Pixels和Lines

根據(jù)前面得到的值填寫，保持一致

2.4  Additional Channel info

根據(jù)我們的涉及填寫DSI采用了幾個(gè)lane,，DSI視頻模式采用的18bpp還是24bpp,。

2.5  CLK

(1)   LVDS CLK(MHz)-nominal，顯示屏的像素時(shí)鐘的標(biāo)稱值

比如這里我們選擇72

(2)   Suggested DSI CLK

建議最小的DSI CLK值,，由(LVDS CLK(MHz)-nominal)*( (bytes/pixel))=72*3=216

(3)   DSI CH A CLK

這也就是DSI CLK,，對(duì)應(yīng)dsiclk，這也是我們用用示波器測(cè)量MIPI CLK的頻率,，這里為405.50MHz

Dsiclk是根據(jù)高通80-NH713-1_G_DSI_Timing_Parameters.xlsm輸入panel的參數(shù)后計(jì)算得到的,。

這里bitclk、byteclk,、dsiclk和pclk的意義見https://blog.csdn.net/LoongEmbedded/article/details/82979864

(4)   LVDS CLK rate(MHz)：SN65DSI84輸出的lvds時(shí)鐘

LVDS CLK rate(MHz) = (DSI Ch A CLK)/divisor,，此圖得到的初始化參數(shù)可以正常點(diǎn)亮顯示屏,，

這里特別說明下，生成的0x28寄存器的值是0Xc1,如果過小,，比如0x20就黑屏,，如果是0x48就顯示一半左右，試過0xa8開始就能正常全部顯示,。

如果改為下面的就不行