集成電路自1958年問世以來至現(xiàn)在,,其工藝節(jié)點(diǎn)已經(jīng)從10微米發(fā)展到3納米,。其中,臺積電,、三星等先進(jìn)的半導(dǎo)體制造廠商已經(jīng)開始研發(fā)2nm工藝,。集成電路又可分為數(shù)字集成電路、模擬集成電路和數(shù)/?;旌霞呻娐?。因?yàn)樵O(shè)計流程,生產(chǎn)工藝的不同,,數(shù)字集成電路和模擬集成電路呈現(xiàn)了兩種截然不同的發(fā)展情況,。 摩爾定律 英特爾在1971年開發(fā)了第一個商用處理器Intel 4004,片內(nèi)集成了2300個晶體管,,采用五層設(shè)計,、10微米制程,能夠處理4bit的數(shù)據(jù),,每秒運(yùn)算6萬次,。經(jīng)歷了幾十年的發(fā)展,如今的處理器已經(jīng)到達(dá)10nm制程工藝,,最高可配置48顆核心,,以英特爾在2019年最新發(fā)布的i9-9980HK為例,能夠處理64bit的數(shù)據(jù),,CPU主頻可高達(dá)5GHz,。 Intel 4004 數(shù)字集成電路的迅速發(fā)展推動了EDA工具的自動化發(fā)展歷史。EDA(Electronic Design Automation)工具從20世紀(jì)60年代出現(xiàn),一直到20世紀(jì)80年代,,設(shè)計方法發(fā)生了很大的變化,。 CAD(Computer-aided Design)是20世紀(jì)70年代的技術(shù),可以稱作是第一代EDA工具,,其主要功能是交互圖形編輯,,設(shè)計規(guī)則檢查,解決晶體管級版圖設(shè)計,、PCB布局布線,、門級電路模擬和測試; 20世紀(jì)80年代進(jìn)入到CAE(Computer-aided Engineering)階段,,由于集成電路規(guī)模的逐步擴(kuò)大和電子系統(tǒng)的日趨復(fù)雜,,人們進(jìn)一步開發(fā)設(shè)計軟件,將各個CAD工具集成為系統(tǒng),,從而加強(qiáng)了電路功能設(shè)計和結(jié)構(gòu)設(shè)計功能,。 20世紀(jì)90年代以后微電子技術(shù)突飛猛進(jìn),一個芯片上可以集成幾百萬,、幾千萬乃至上億個晶體管,,這給EDA技術(shù)提出了更高的要求,也促進(jìn)了EDA技術(shù)的大發(fā)展,。各公司相繼開發(fā)出了大規(guī)模的EDA軟件系統(tǒng),,這時就出現(xiàn)了以高級語言描述、系統(tǒng)級仿真和綜合技術(shù)為特征的EDA技術(shù),。 隨著近年來智能手機(jī),、5G、物聯(lián)網(wǎng)等技術(shù)的發(fā)展,,模擬集成電路,,尤其是射頻集成電路越來越被大家重視。但是,,相比于數(shù)字集成電路的迅猛發(fā)展,,模擬射頻集成電路的技術(shù)進(jìn)步較為緩慢,其設(shè)計設(shè)計難度也非常高,。 無線通信系統(tǒng)框架 這主要是因?yàn)楦哳l電路中存在大量的寄生效應(yīng),、串?dāng)_等因素。模擬集成電路從平面圖紙變成實(shí)際電路的過程中,,需要嚴(yán)格依靠設(shè)計師的豐富經(jīng)驗(yàn),。如何布局,、如何消除元件之間的各種負(fù)面的影響,,兼容不理想的元件,,都需要依靠設(shè)計師手工來解決,。造成此現(xiàn)象的重要原因之一,,就是缺乏很好的EDA工具作為支撐,。 那么,,在沒有好的EDA工具支持的情況下,,設(shè)計工程師是如何來解決這些問題呢,?通常的做法是在設(shè)計時將設(shè)計余量留大,,比如本來可以靠得很近的兩條走線拉得比較遠(yuǎn),這樣就能使芯片工作,,但會增加芯片的面積,;或者使用降頻的方式,比如本來在2GHz工作的芯片,,降到1GHz看看是否工作,,如果1GHz還是不工作,那再降到500MHz可能就工作了,,但這樣芯片的實(shí)際工作頻率只有500MHz,,就會損失了芯片的性能。 總的來說,,隨著各種通信制式的迅猛發(fā)展,,無線設(shè)備工作頻率不斷提升,高頻芯片設(shè)計的難度也不斷增大,。 現(xiàn)階段,,一般的電路級仿真已經(jīng)無法準(zhǔn)確表述芯片內(nèi)部真實(shí)的場分布情況,為了得到準(zhǔn)確的仿真結(jié)果,,使用全波三維電磁場算法對芯片進(jìn)行仿真是一種非常有效的手段,。但是,目前市面上存在的普通仿真軟件無法完成高復(fù)雜度版圖的仿真任務(wù),。常用的射頻仿真工具要求使用者必須具備堅(jiān)實(shí)的電磁場理論基礎(chǔ),,否則無法進(jìn)行準(zhǔn)確的建模和設(shè)置正確的邊界條件,上述技術(shù)要求讓大部分電路設(shè)計師望而卻步,。另外,,在高頻時或者處理多層電路版圖時,常用的射頻仿真工具的計算復(fù)雜度很高,,這導(dǎo)致運(yùn)算速度非常慢,。 在這方面,杭州法動科技有一款三維全波電磁仿真工具UltraEM具有很大的優(yōu)勢,。2018年10月,,EETOP在上海舉辦的“物聯(lián)網(wǎng)芯片及通信技術(shù)高峰論壇上”,法動科技曾就該軟件做過詳細(xì)的技術(shù)分享,。據(jù)介紹,,UltraEM三維全波電磁仿真軟件,是用于仿真射頻芯片中的無源器件,它不僅使用了全波電磁場分析來保證計算精度,,而且解決了全波分析致命的計算復(fù)雜度高的缺陷,。 此外,UltraEM結(jié)合另外一款系統(tǒng)級自動優(yōu)化工具Circuit Compiler,,可以極大地提高射頻芯片設(shè)計領(lǐng)域的自動化程度,,增加流片成功率。 UltraEM:三維全波電磁仿真軟件,,用于仿真射頻芯片中的無源器件,,如下圖顯示的低通濾波器和低噪聲放大器。 Circuit Compiler: 用于系統(tǒng)級的電路自動優(yōu)化平臺,,可以支持三種類型的器件模型輸入,,分別是S參數(shù)模型、AI模型,、集總元件模型(如下圖),。由這些器件連接成的電路系統(tǒng),可以進(jìn)行目標(biāo)優(yōu)化,,并給出最終優(yōu)化完的電路,。 |
|