傳統(tǒng)晶體管的特征尺寸依照摩爾定律持續(xù)減小,，與之相應(yīng)的是晶體管的性能和集成度穩(wěn)步提升，并不斷推動(dòng)著微電子行業(yè)發(fā)展,。然而,，傳統(tǒng)的硅晶體管隨著技術(shù)節(jié)點(diǎn)的迭代縮減，特別是尺寸突破到10nm以下時(shí),，晶體管性能會(huì)變得很不穩(wěn)定,。

為了解決晶體管在微縮過程中遇到的問題，英特爾提出了未來晶體管幾種可能的發(fā)展方向：

納米線晶體管——下一代高性能晶體管

在信息科技領(lǐng)域,，摩爾定律揭示的是信息科技發(fā)展的速度,，許多年來，伴隨著硅晶體管的縮小,，計(jì)算速度也不斷地增加,。

但近幾年，作為計(jì)算機(jī)硬件的基本元器件，晶體管的尺寸已經(jīng)達(dá)到了極限,。不過納米線晶體管被認(rèn)為是未來技術(shù)的一種選擇,。

據(jù)IEEE報(bào)道，來自IMEC的Hans Mertens研究小組,，使用8納米寬的密集型納米線堆棧在傳統(tǒng)硅表面上成功制作了環(huán)柵式晶體管,，未來經(jīng)過技術(shù)改進(jìn)有可能投入量產(chǎn)。該團(tuán)隊(duì)使用硅鍺混合材料在硅表面增設(shè)多個(gè)分層,；隨后在此基礎(chǔ)上制作了包含多個(gè)替代層的“魚鰭”,，有些類似于具有多種沉積巖結(jié)構(gòu)的巖石柱。在該步驟之后,，團(tuán)隊(duì)移除硅鍺,，在每一鰭中只保留下兩根硅納米線。

為了成功制造晶體管,，團(tuán)隊(duì)在每一根納米線的四周添加了絕緣材料和金屬柵極,，從而形成柵極結(jié)構(gòu)。對(duì)于處于垂直狀態(tài)的兩根納米線,，納米線兩端和源極和漏極區(qū)域相互連接,，成為同一晶體管的共同組成部分。將納米線進(jìn)行堆疊處理能夠增加特定面積的電流流量,，也就可以提高通過晶體管特定面積的電流,。

納米線晶體管的獨(dú)特之處在于其納米線的形成。

一般來說為了形成水平納米線,，首先需要在硅襯底上交替外延或者淀積幾種材料,，比如在硅襯底上從底層到上層形成硅襯底-ABAB*******AB的結(jié)構(gòu)，其中A為犧牲層,，B為納米線材料,。一種可能的推測(cè)是，納米線是在Dummy Poly GateRemoval后,，暴露出Fin時(shí),，增加額外的工藝步驟來制作納米線。由于Fin包括ABABAB層,，那么選擇一種合適的刻蝕工藝去除A,，而保留B。那么B材料就形成了懸空的類似長(zhǎng)方體的納米線,，兩端懸掛在Source/Drain上,。然后對(duì)納米線的形狀進(jìn)行一定的加工，使得其截面變成圓形,。變成圓形對(duì)后續(xù)的Gate Dielectric生長(zhǎng)和器件可靠性有好處,。接著進(jìn)行Gate Dielectric和Gate Metal生長(zhǎng),。

IMEC使用了SiGe做A層，Si做B層,，并使用了一種稱為Atomic Layer Etch（ALE）的先進(jìn)刻蝕工藝,。從之前的截圖可以看到，IMEC將納米線做成近似圓形,。這里IMEC可能使用了非常獨(dú)特的方法,，可能是氧化，或者用了濕法刻蝕,，或者是前面的ALE工藝能直接達(dá)到這種效果,。需要在如此小尺度上做這么多工作,，這一步工藝非常困難,。不過仍然可以發(fā)現(xiàn)，納米線截面積有一定波動(dòng),。其他工藝難點(diǎn),，例如源漏接觸等，后段工藝則是納米線和Fin工藝都需面對(duì)的挑戰(zhàn),。

納米線對(duì)于Fin的一個(gè)直觀優(yōu)勢(shì)是其柵極對(duì)溝道的靜電控制能力又有所增加,。這有什么好處呢？那么為了保持同樣電流密度的源漏關(guān)斷電流,，納米線晶體管的閾值電壓可以做到更低,，其飽和電流密度變大。反過來說,，同樣大的飽和電流密度,，納米線晶體管的漏電流密度可以做到更低。但是其中有一個(gè)需要注意的地方,，如果納米線的間隔做的過大,，那么納米線的數(shù)量可能會(huì)受限制，其單管的開啟電流可能達(dá)不到令人滿意的程度,。

另一個(gè)獨(dú)特的地方是在納米線中,，硅襯底上有一個(gè)寄生溝道。IMEC采用額外的襯底注入提高寄生溝道的閾值電壓來消除漏電,。這個(gè)漏電通道也存在于FinFET中的Fin底部,，有非常多方法來消除該漏電。還有一個(gè)很有趣的地方是,，納米線晶體管在結(jié)構(gòu)上是一種三端器件,，沒有Bulk，而且溝道全耗盡,，那么襯偏效應(yīng)也就不復(fù)存在,。

IMEC發(fā)布的納米線工藝非常讓人激動(dòng),。但是如果真的要投入實(shí)用，器件的可靠性,、靈活性,、多樣性都還需要經(jīng)過考驗(yàn)。相信IMEC會(huì)在隨后發(fā)布更多關(guān)于納米線特性的細(xì)節(jié)報(bào)道,，半導(dǎo)體行業(yè)觀察將和您一同關(guān)注,。

硅基Ⅲ-Ⅴ族納米線晶體管

依照摩爾定律集成電路晶體管的數(shù)目成倍增加，高密度的晶體管在工作時(shí)會(huì)產(chǎn)生大量功耗,，散發(fā)的熱量嚴(yán)重影響了芯片的性能,。而具有高電子遷移率的Ⅲ-Ⅴ族半導(dǎo)體材料可以有效降低功耗。

研究表明,，比較好的半導(dǎo)體替代品包括鍺和III-V族材料,，之所以稱為III-V族，是因?yàn)樗怯蒊II族元素（如鎵）和V族元素（如砷）形成的化合物,。這些元素的電子遷移率更高,，所制造出的晶體管在與硅管輸送相同的電量時(shí)，所需的電壓更低,，更加省電,。

具體來說，Ⅲ-Ⅴ族材料具有優(yōu)秀的光電性能,，尤其在載流子遷移率方面與硅相比,，具有得天獨(dú)厚的優(yōu)勢(shì)。

預(yù)計(jì)到2020年,，硅晶圓代工廠將會(huì)從硅器件轉(zhuǎn)向鍺和Ⅲ-Ⅴ族器件,。實(shí)現(xiàn)這一轉(zhuǎn)變絕非易事，但是研究人員在電介質(zhì)層,、接觸電阻,、峰值電流、材料質(zhì)量等方面不斷努力尋求突破,。

Intel所采用的從平面晶體管到立體結(jié)構(gòu)的轉(zhuǎn)型給非平面器件指明了發(fā)展方向,，即要求形成非原始態(tài)的界面。

3D堆疊

多芯片廠商都擔(dān)心將來繼續(xù)縮減制程尺寸時(shí),，所花費(fèi)的成本將難以承受,，甚至不久的將來可能會(huì)被迫停止芯片制程縮減方面的研發(fā)。

因此很多廠商都考慮,，除了向二維方向縮減制程尺寸之外,，業(yè)界也在積極考慮向三維TSV芯片堆疊方向發(fā)展的方案。多年以來,，芯片制造商一直在談?wù)摶赥SV的3D芯片堆疊技術(shù),，不過除了在CMOS圖像傳感器領(lǐng)域有推出過采用類似技術(shù)的產(chǎn)品之外,，這項(xiàng)技術(shù)還遠(yuǎn)遠(yuǎn)沒有進(jìn)入主流范疇，導(dǎo)致這種現(xiàn)象的原因則是研發(fā)成本高,，缺乏標(biāo)準(zhǔn)等因素,。

但是，盡管最近幾年以TSV穿硅互聯(lián)為代表的3D芯片技術(shù)在各媒體上的出鏡率極高,，但許多人都懷疑這種技術(shù)到底有沒有可能付諸實(shí)用,，而且這項(xiàng)技術(shù)的實(shí)際發(fā)展速度也相對(duì)緩慢，目前很大程度上仍停留在“紙上談兵”的階段,。不過,，許多芯片制造商仍在竭力推進(jìn)基于TSV的3D芯片技術(shù)的發(fā)展并為其投入研發(fā)資金，這些廠商包括IBM,Intel,，三星,，東芝等等，3D芯片技術(shù)的優(yōu)勢(shì)在于可以在不需要改變現(xiàn)有產(chǎn)品制程的基礎(chǔ)上增加產(chǎn)品的集成度,，從而提高單位芯片面積內(nèi)的晶體管數(shù)量,。

另外,，以Hynix,，三星等為首的組織則在積極推廣可將TSV 3D堆疊技術(shù)帶入主流應(yīng)用領(lǐng)域的另外一項(xiàng)計(jì)劃，即Wide I/O內(nèi)存接口技術(shù),，這項(xiàng)技術(shù)面向手機(jī),，平板電腦等相關(guān)產(chǎn)品。

密集內(nèi)存

2015年,，作為自NAND閃存以來的首項(xiàng)新型非易失性,，規(guī)模化存儲(chǔ)技術(shù),，3D XPoint由開發(fā)伙伴英特爾和美光首次發(fā)布,，當(dāng)時(shí)稱其速度和耐久性都是NAND閃存的1000倍，引起巨大轟動(dòng),。

雖然英特爾和美光都沒有詳細(xì)說明3D XPoint是什么,，但它們表示，3D XPoint不是基于電子的存儲(chǔ),。就像閃存和DRAM一樣,，它不使用晶體管。雙方還表示,，它也不是電阻式RAM（ReRAM）或憶阻器——被認(rèn)為是NAND未來可能的競(jìng)爭(zhēng)對(duì)手的兩種新興非易失性存儲(chǔ)技術(shù),。

這個(gè)（由存儲(chǔ)專家支持的）排除法得出的結(jié)論是，3D XPoint是一種相變存儲(chǔ)器,，因?yàn)槊拦庀惹伴_發(fā)了這項(xiàng)技術(shù)并且它的特性與3D XPoint非常類似,。

英特爾首款3D XPoint SSD（P4800X）可以在16甚至更少的隊(duì)列深度執(zhí)行高達(dá)讀取IOPS為550000,，寫入IOPS為500000。雖然英特爾的頂級(jí)NAND閃存SSD能夠?qū)崿F(xiàn)400000IOPS甚至更高的性能,，但它們只能在更深的隊(duì)列深度上才能實(shí)現(xiàn),。

像DRAM一樣，3D XPoint可以按字節(jié)尋址,，這意味著每個(gè)存儲(chǔ)單元都有一個(gè)獨(dú)特的位置,。與塊級(jí)NAND不同，在應(yīng)用程序搜索數(shù)據(jù)時(shí)沒有開銷,。

今年,，英特爾開始利用新技術(shù)發(fā)布其首款產(chǎn)品——英特爾發(fā)布基于3D Xpoint存儲(chǔ)介質(zhì),面向PC端的英特爾傲騰(Optane)內(nèi)存模塊,首批16GB和32GB將從4月24日起上市,英特爾建議售價(jià)為44美元和77美元。面向數(shù)據(jù)中心的375GB容量英特爾Optane SSD——DC P4800X（1520美元）硬盤,，國(guó)內(nèi)阿里和騰訊已經(jīng)搶先預(yù)購(gòu),。DC P4800X采用PCIe NVMe 3.0 x4（四通道）接口。

目前,，美光預(yù)計(jì)2017年下半年首次銷售QuantX產(chǎn)品,，2018年是“更大的一年”，2019年將是“突破性”的收入年,。

密集互聯(lián)

對(duì)于精尖制程技術(shù)來說,，微縮互聯(lián)和微縮晶體管一樣重要。新的材料和圖案成形技術(shù)正在探索中,，以支持高密度互聯(lián),。

EUV圖案成型

圖案成型控制系統(tǒng)，以幫助芯片制造商實(shí)現(xiàn)多重曝光技術(shù)和EUV光刻所需的嚴(yán)格工藝寬容度,。

多年以后,，EUV已經(jīng)成為下一代光刻技術(shù)中的佼佼者，其他的競(jìng)爭(zhēng)技術(shù),，如自組裝技術(shù),、電子束直寫和納米打印技術(shù)都現(xiàn)實(shí)不見了。

所謂曝光是指將刻有設(shè)計(jì)圖案的金屬面罩板進(jìn)行光照,，透過它的光向涂抹感光液的晶片轉(zhuǎn)寫形成電路圖案的一系列過程,。這與沖洗膠卷照片的過程十分相似。光的波長(zhǎng)越短,，所刻成的電路圖案越細(xì)微,。EUV的光波長(zhǎng)為13.5納米（nm），比ArF液浸裝備（193nm）短,。

對(duì)于7納米和5納米設(shè)計(jì)節(jié)點(diǎn),，芯片制造商找到產(chǎn)品上疊對(duì)誤差，線寬尺寸不均勻和易失效點(diǎn)(hotspots)的明確起因變得越來越困難,。

除了曝光機(jī)的校正之外,，芯片制造商也在了解所有的光罩和芯片工藝步驟變化是如何影響圖案成型的,。通過自由提取全制造廠范圍的量測(cè)和監(jiān)測(cè)數(shù)據(jù)，IC工程師可以快速地確定并在發(fā)生工藝問題的地方直接控制,。

神經(jīng)元計(jì)算

神經(jīng)元通常是指模仿人類大腦的計(jì)算方式,。芝加哥西北大學(xué)的費(fèi)爾迪南多·莫沙-伊萬迪正在研究如何利用七鰓鰻的大腦細(xì)胞控制機(jī)器人。

在去年九月份,，Intel硅谷計(jì)算機(jī)視覺領(lǐng)域的初創(chuàng)公司Movidius,，借此進(jìn)入VR設(shè)備、無人駕駛等等新興人工智能市場(chǎng),。

今年,，Intel才借Movidius名義推出第二代Neural Compute Stick神經(jīng)元計(jì)算棒，在運(yùn)行深度計(jì)算時(shí)可以提供高達(dá)100GFLOPS性能,。

其實(shí)第二代Neural Compute Stick神經(jīng)元計(jì)算棒最核心的就是Myrid 2芯片（MA2455）,，這是一種專門用于視覺計(jì)算的芯片，內(nèi)部集成了12個(gè)FPGA核心,、1個(gè)圖像信號(hào)處理器以及硬件加速器,，Movidius現(xiàn)在將其裝配成一個(gè)完整的模塊，配合上1GB的LPDDR3內(nèi)存,，外加藍(lán)色鋁制外殼,，使用USB 3.0 Type-A型接口，只要插入電腦中,，就可以在特定的神經(jīng)網(wǎng)絡(luò)訓(xùn)練中獲得運(yùn)行加速,。

此外，在機(jī)器學(xué)習(xí)中,，深度學(xué)習(xí)網(wǎng)絡(luò)的基本構(gòu)建塊是人工神經(jīng)元。

在機(jī)器學(xué)習(xí)中,，所有神經(jīng)元都有相同的初始狀態(tài),，就像白紙一樣，它們會(huì)隨著訓(xùn)練擁有各自的特定功能,。在訓(xùn)練中,，神經(jīng)網(wǎng)絡(luò)「看到」了大量數(shù)據(jù)，每個(gè)神經(jīng)元都會(huì)成為識(shí)別數(shù)據(jù)中特定模式的專用結(jié)構(gòu),。在最底層,，神經(jīng)元執(zhí)行簡(jiǎn)單的任務(wù)。例如在圖像識(shí)別應(yīng)用中,，底層神經(jīng)元或許用于識(shí)別亮/暗,，或是物體的邊緣。來自這些神經(jīng)元的輸出會(huì)被傳遞到網(wǎng)絡(luò)中下一層的神經(jīng)元那里,，經(jīng)受其他模式的識(shí)別和處理,。僅有幾層的神經(jīng)網(wǎng)絡(luò)即可識(shí)別面部,、貓狗、交通指示牌和校車等概念,。

自旋電子學(xué)

自旋電子學(xué) (Spintronics),，也稱磁電子學(xué)。它利用電子的自旋和磁矩,，使固體器件中除電荷輸運(yùn)外,，還加入電子的自旋和磁矩。是一門新興的學(xué)科和技術(shù),。應(yīng)用于自旋電子學(xué)的材料,，需要具有較高的電子極化率，以及較長(zhǎng)的電子自旋弛豫時(shí)間,。許多新材料,，例如磁性半導(dǎo)體、半金屬等,，近年來被廣泛的研究,，以求能有符合自旋電子元件應(yīng)用所需要的性質(zhì)。

電子自旋器件具有存儲(chǔ)密度高,、響應(yīng)速度快等優(yōu)點(diǎn),。一經(jīng)應(yīng)用，計(jì)算設(shè)備的運(yùn)行效率,、速度和存儲(chǔ)容量都將得到極大提升,，能量消耗也會(huì)隨之降低，可以延長(zhǎng)設(shè)備電池的使用壽命,。另外,，電子自旋材料并不激發(fā)磁場(chǎng)，因此不會(huì)對(duì)其他器件產(chǎn)生干擾,，處理的數(shù)據(jù)也很難被監(jiān)視,。

2016年12月20日， 日本東北大學(xué)研究人員首次成功演示了基于自旋電子學(xué)的人工智能技術(shù)的基本運(yùn)行,。

人工智能技術(shù),，可模擬大腦信息處理的功能，能夠快速執(zhí)行圖像識(shí)別,、天氣預(yù)報(bào)等錯(cuò)綜復(fù)雜的任務(wù),，它吸引了越來越多的關(guān)注，而且部分已投入實(shí)用,。

目前采用的人工智能技術(shù)都是以半導(dǎo)體集成電路為基礎(chǔ)的傳統(tǒng)框架,，然而這缺少了人腦的致密性和低功耗特征，為克服這一挑戰(zhàn)，由單個(gè)固態(tài)器件實(shí)現(xiàn)突觸作用具有廣闊發(fā)展前景,。

日本東北大學(xué)由英朗大野教授,、佐藤茂雄教授、堀尾義彥教授,、深見俊介副教授,、秋間九男副教授組成的研究團(tuán)隊(duì)，利用最新開發(fā)的由微尺度磁性材料構(gòu)成的自旋電子器件開發(fā)了一種人工神經(jīng)網(wǎng)絡(luò),。研究所采用的自旋電子器件與傳統(tǒng)電磁器件不同,，它能夠以模擬方式實(shí)現(xiàn)記憶仲裁價(jià)值在0和1之間的變化，因此可以執(zhí)行人腦中由突觸完成的學(xué)習(xí)功能,。

利用開發(fā)的網(wǎng)絡(luò),，研究人員測(cè)試了一次傳統(tǒng)電腦不易實(shí)現(xiàn)的聯(lián)想記憶操作。通過多次實(shí)驗(yàn),，研究人員證實(shí)了自旋電子器件具有一種學(xué)習(xí)能力,，利用此能力所開發(fā)的人工神經(jīng)網(wǎng)絡(luò)能夠像人類大腦一樣，成功利用輸入的嘈雜樣本建立聯(lián)想記憶模型,。（文/劉燚）