來源：矽說公眾號 SiliconTalks,，作者：薛矽，李一雷

一,、摩爾定律從哪里來？摩爾定律到極限了嗎,？

50年前，Gordon Moore提出了集成電路特征尺寸隨時間按照指數(shù)規(guī)律縮小的法則,，被稱為“摩爾定律”,。在50年間,，半導(dǎo)體行業(yè)蓬勃發(fā)展，人類社會飛速進(jìn)入信息時代,，同時在半導(dǎo)體工業(yè)界也誕生了一大批巨無霸企業(yè)，比如Intel和Qualcomm等等,。近來，隨著半導(dǎo)體制程特征尺寸縮小越來越困難,，摩爾定律是否已經(jīng)到達(dá)極限成為半導(dǎo)體業(yè)界乃至整個社會所關(guān)注的問題。我們打算在接下來的幾篇文章里探討摩爾定律的源頭,，現(xiàn)狀以及未來。

誰在推動摩爾定律,？

從1958年Jack Kilby發(fā)明的第一個只包含一個雙極性晶體管、三個電阻和一個電容的集成電路到現(xiàn)如今動輒十億個晶體管的處理器芯片,，短短五十幾年的時間集成電路產(chǎn)業(yè)以歷史上前所未有的節(jié)奏飛速發(fā)展,。2014年，半導(dǎo)體生產(chǎn)商共生產(chǎn)制造了250 quintillion（十億個十億,，十的18次方）個晶體管，也就是說去年一年中,，平均每秒生產(chǎn)出8 trillion（萬億）個晶體管,。更重要的是作為目前人類最尖端的科技成果之一,，各種各樣的集成電路不停地升級降價、再升級再降價從而以相對低廉的價格讓這項(xiàng)成果為普羅大眾所共同享有,。這一產(chǎn)業(yè)著名的經(jīng)驗(yàn)法則摩爾定律也因此為大家所熟知。

曾聽過一個不恰當(dāng)?shù)谋确剑喝绻嚬I(yè)也是按照半導(dǎo)體產(chǎn)業(yè)的玩法,，不妨想象一下您可以用多么低廉的價格購買到性能神到飛起的汽車,。摩爾定律以平均每年46%的“成長”速率往前推進(jìn)，而洲際旅行的速度從1900年大型遠(yuǎn)洋輪船的35公里每小時左右,，上升至1958年波音707的885公里每小時，平均漲幅為每年5.6％,。但在之后很長一段時間里巡航速度基本上保持不變,，波音787只比707快了幾個百分點(diǎn),。從1973年到2014年，美國新乘用車（即使在排除SUV和皮卡之后）的燃料轉(zhuǎn)換效率每年僅提升2.5％,，從13.5升到37英里每加侖（即油耗從17.4升每百公里降到6.4升每百公里）。

摩爾定律背后的邏輯是：半導(dǎo)體行業(yè)需要以一個合適的速度增長以實(shí)現(xiàn)利潤的最大化,。上世紀(jì)60年代，摩爾發(fā)現(xiàn)半導(dǎo)體晶體管制程發(fā)展的速度對于一個半導(dǎo)體廠商至關(guān)重要,。隨著制程的進(jìn)化，同樣的芯片的制造成本會更低,，因?yàn)閱挝幻娣e晶體管數(shù)量提升導(dǎo)致相同的芯片所需要的面積縮小,。所以制程發(fā)展速度如果過慢，則意味著芯片制作成本居高不下,，導(dǎo)致利潤無法擴(kuò)大。另一方面,，如果孤注一擲把所有的資本都用來發(fā)展新制程，則風(fēng)險太大,，一旦研發(fā)失敗公司就完蛋了,。摩爾發(fā)現(xiàn)當(dāng)時市場上成功的半導(dǎo)體廠商的制程進(jìn)化速度大約是每年半導(dǎo)體芯片上集成的晶體管數(shù)量翻倍,，于是寫了著名的論文告訴大家這個發(fā)展速度是成本與風(fēng)險之間一個良好的折中，半導(dǎo)體業(yè)以后發(fā)展可以按照這個速度來,。摩爾定律背后的終極推動力其實(shí)是經(jīng)濟(jì)因素。時至今日,，摩爾定律“投資發(fā)展制程-芯片生產(chǎn)成本降低-用部分利潤繼續(xù)投資發(fā)展制程”的邏輯對于半導(dǎo)體巨頭依然有效。Intel的執(zhí)行副總Bill Holt在ISSCC 2016的主題演講中比較了兩種情況下的處理器芯片生產(chǎn)成本,，一種是十年內(nèi)每年都利用部分利潤根據(jù)摩爾定律的速度發(fā)展新制程（下圖左），另一種是在十年內(nèi)一直使用相同的舊制程（下圖右）,。比較的結(jié)果是，十年內(nèi)按照摩爾定律發(fā)展新制程所生產(chǎn)的芯片成本與一直使用舊制程生產(chǎn)的芯片成本相比低了六成,。所以說推動摩爾定律的是經(jīng)濟(jì)學(xué),。

芯片成本對比：制程進(jìn)化（左）或不進(jìn)化（右）

摩爾定律由經(jīng)濟(jì)因素驅(qū)動,，有意思的是由于晶體管的性能也會隨著特征尺寸縮小而改善,，所以隨著半導(dǎo)體工藝制程的進(jìn)化芯片的性能也以指數(shù)的速度增長,，從而帶動電子產(chǎn)品性能大躍進(jìn)式發(fā)展,，電子市場一片生機(jī)勃勃,。昨天給家里買電腦選什么奔騰賽揚(yáng)的感覺還在眼前,，今天新買到的手機(jī)上就已經(jīng)是4核8核傻傻分不清楚了,，這是多美好的時代啊,！然而，在討論摩爾定律時我們不僅要看到它帶來的技術(shù)革新,，更要記住它的經(jīng)濟(jì)學(xué)本質(zhì),。

時至今日，摩爾定律已經(jīng)不僅僅是一個經(jīng)驗(yàn)規(guī)律，而是成為半導(dǎo)體行業(yè)的發(fā)展藍(lán)圖，或者說是半導(dǎo)體芯片市場商業(yè)模型（business model）的重要組成部分,。顯然,，制程進(jìn)化速度的最優(yōu)值顯然是會隨著市場和技術(shù)條件而改變的（比如如果有外星人免費(fèi)提供黑科技那么特征尺寸瞬間變成原來的1/10也沒問題）,，而摩爾在五十年前觀察到的“每兩年特征尺寸減半”的經(jīng)驗(yàn)性最優(yōu)值也并非物理定律不可能永遠(yuǎn)有效,。換句話說，摩爾定律需要有人來不停地維護(hù)和修正,。那么維護(hù)摩爾定律的人有時誰呢,？這個維護(hù)的人就是ITRS,全稱International Templar Research Society中文是國際圣殿騎士研究協(xié)會,，該協(xié)會會在刺客信條最新作中登場… 開個玩笑，ITRS全稱是International Technology Roadmap for Semiconductor,，是由半導(dǎo)體行業(yè)自發(fā)組織來討論合適的制程發(fā)展速度。各大半導(dǎo)體制造廠商（比如Intel,，TSMC,，Samsung等）的核心技術(shù)是保密的,，但是發(fā)展的規(guī)劃是經(jīng)由ITRS討論后決定的，而且該規(guī)劃是公開在ITRS網(wǎng)站（International Technology Roadmap for Semiconductors）上的,。這樣做可以更好地指導(dǎo)整個半導(dǎo)體工業(yè)界健康地發(fā)展。

ITRS網(wǎng)站 International Technology Roadmap for Semiconductors

在摩爾定律提出至今,，制程進(jìn)化的速度已經(jīng)被修正了兩次,。最早摩爾1965年在Electronics Magazine上提出的速度是每年晶體管數(shù)量翻倍,，到了1975年摩爾本人在IEDM（國際電子器件大會）上修正為每兩年晶體管數(shù)量翻倍。之后每兩年翻倍的發(fā)展速度維持到大約2013年,，之后ITRS將未來藍(lán)圖修正為每三年晶體管數(shù)量翻倍,。

摩爾定律到極限了嗎？

在摩爾定律提出的前三十年,，新工藝制程的研發(fā)并不困難，但隨著特征尺寸越來越接近宏觀物理和量子物理的邊界,，現(xiàn)在高級工藝制程的研發(fā)越來越困難，研發(fā)成本也越來越高,。如果工藝制程繼續(xù)按照摩爾定律所說的以指數(shù)級的速度縮小特征尺寸，會遇到兩個阻礙,，首先是經(jīng)濟(jì)學(xué)的阻礙，其次是物理學(xué)的阻礙,。

經(jīng)濟(jì)學(xué)的阻礙是，隨著特征尺寸縮小,，芯片的成本上升很快。芯片的成本包括NRE成本（Non-Recurring Engineering,，指芯片設(shè)計(jì)和掩膜制作成本，對于一塊芯片而言這些成本是一次性的）和制造成本（即每塊芯片制造的成本）,。在先進(jìn)工藝制程，由于工藝的復(fù)雜性,，NRE成本非常高。例如FinFET工藝往往需要使用double patterning技術(shù),，而且金屬層數(shù)可達(dá)15層之多，導(dǎo)致掩膜制作非常昂貴,。另外，復(fù)雜工藝的設(shè)計(jì)規(guī)則也非常復(fù)雜,，工程師需要許多時間去學(xué)習(xí),，這也增加了NRE成本,。對于由先進(jìn)制程制造的芯片,，每塊芯片的毛利率較使用落后制程制造的芯片要高，但是高昂的NRE成本意味著由先進(jìn)制程制作的芯片需要更多的銷量才能實(shí)現(xiàn)真正盈利（如下圖所示）,。這使得芯片設(shè)計(jì)和制造所需要的資本越來越高,，而無力負(fù)擔(dān)先進(jìn)工藝制程的中小廠商則不得不繼續(xù)使用較舊的工藝。這也部分地打破了摩爾定律 “投資發(fā)展制程-芯片生產(chǎn)成本降低-用部分利潤繼續(xù)投資發(fā)展制程”的邏輯,。

新舊工藝的毛利潤-銷量關(guān)系圖,。新一代工藝的單位銷量毛利潤和NRE成本（NRE2）都較上一代工藝要高，且新一代工藝的收支相抵所需要的銷量(BE2)也比上一代工藝(BE1)要高

至于物理學(xué)的障礙主要來源于量子效應(yīng)和光刻精度,。當(dāng)特征尺寸縮小到10nm的時候,，柵氧化層的厚度僅僅只有十個原子那么厚，在那個時候會產(chǎn)生諸多量子效應(yīng),，導(dǎo)致晶體管的特性難以控制。例如量子隧穿效應(yīng)會非常嚴(yán)重,，導(dǎo)致晶體管漏電非常嚴(yán)重。晶體管的漏電是一個非常嚴(yán)重的問題：移動電子產(chǎn)品在很多時間里會處于待機(jī)的狀態(tài),，而待機(jī)功耗是由漏電決定的。漏電高則會造成電池更快耗盡,。另一個限制是光刻精度。光刻精度主要由光的波長決定,。為了得到更好的光刻精度,，我們可以用波長較小的紫外光以及對紫外光敏感的光刻膠,，當(dāng)然這會帶來更高的成本,。三星總裁在剛剛2015年的ISSCC上發(fā)表主題演講表示：直到5nm不會有根本性困難。那5nm之后怎么辦,？成本居高不下的問題又該怎么解決？摩爾定律是不是真的要終結(jié)了呢,？讓我們看看半導(dǎo)體業(yè)界大佬們的觀點(diǎn)。

首先是IEEE Spectrum對摩爾老人家的專訪：

Rachel Courtland（IEEE Spectrum副主編）:您在過去曾多次預(yù)測摩爾定律的終結(jié),，您現(xiàn)在認(rèn)為它還能持續(xù)多久,？

Gordon Moore: 恩，我從來沒有準(zhǔn)確的預(yù)測它的終結(jié),，我說過我無法看到比下一個世代（的芯片）更遠(yuǎn)的未來。那兒似乎有一堵穿不透的墻,，但這堵墻一直在往后退。我很驚訝于工程師們有如此強(qiáng)大的創(chuàng)造力能夠在看起來只能完全停滯的情況下找到新的出路,。...我記得一次霍金在硅谷的時候，有人問他怎么看集成電路技術(shù)所面臨的極限,。雖然不是他的研究領(lǐng)域，但他總結(jié)了兩點(diǎn)：光的有限速度和材料的原子特性,。我覺得他是對的。我們已經(jīng)接近原子極限,，而且我們也利用了一切優(yōu)勢來促使速度提升，但是光速會最終限制性能,。這些基本的問題目前看來依然沒有很好的解決方案,，而在接下來的幾個世代中我們卻將要直面它們,。

R.C.: 您是否認(rèn)為我們對電子類產(chǎn)品的消費(fèi)習(xí)慣會因?yàn)槟柖傻慕K結(jié)而改變,？

G.M.:我不覺得會改變太多,。只要有新的產(chǎn)品有成長的能力，它們會很快的迫使舊產(chǎn)品更新?lián)Q代,。當(dāng)我們是在想不出還有什么新的花樣可以玩時，人們可能會覺得評不需要每年都換新的,，可能一個電子產(chǎn)品可以用四五年。這將會使整個產(chǎn)業(yè)的成長明顯放緩,，但是我認(rèn)為這樣的事發(fā)生是不可避免的。

R.C.: 你最初的預(yù)測主要是基于芯片上各部分的成本會不斷下降的這樣一個想法,。所以,，這是最終將決定它也是因?yàn)檫@點(diǎn)嗎？這是一個經(jīng)濟(jì)規(guī)律,，所以它會有一個經(jīng)濟(jì)規(guī)律式的消亡？

G.M.:我認(rèn)為這最終將是一個技術(shù)消亡的問題,，而不是一個經(jīng)濟(jì)問題。當(dāng)他們不能做得更小的時候,，人們?nèi)詫⒃谙喈?dāng)長一段時間里繼續(xù)從產(chǎn)品中壓低成本。但我敢肯定,，那時就是最終時刻來臨的時候了。

R.C.: 我告訴一些人今天將要來采訪您,，然后我問他們我應(yīng)該問您什么問題,。有些人大笑著說：“你能不能問問他我們怎樣才能擺脫這個爛攤子,？”因?yàn)樗麄兌颊龗暝谶@些技術(shù)難題之中,。

G.M.:Whoo. Well, 你總是可以辦理退休然后搬到夏威夷來,。 （從英特爾退休后，戈登·摩爾通過戈登和貝蒂·摩爾基金會專注于慈善事業(yè),。他住在夏威夷的海邊。）

G.M.:這是商業(yè)的本質(zhì),。世上沒有那么多可以輕輕松松賺錢的生意,，有的話（半導(dǎo)體產(chǎn)業(yè)，集成電路產(chǎn)業(yè)）也肯定不會是其中之一,。

以及對超大規(guī)模集成電路(VLSI)的祖師爺Carver Mead（同時也是摩爾定律的命名者）的采訪：

R.C.: 摩爾定律不是真正的定論，至少不是像我們所定義的物理定律一樣,，您如何像普通人解釋它？

Carver Mead:我總是需要澄清（特別是在早期）,，這不是一個物理定則。這是一個關(guān)于人類行為的規(guī)律,。為了讓事情都像我們半導(dǎo)體技術(shù)的發(fā)展一樣，這需要極大數(shù)量的具有創(chuàng)造性且十分努力的聰明的人來實(shí)現(xiàn),。他們相信這種努力會造就一個成功的事業(yè)否則他們不會付出努力。這種對有可能實(shí)現(xiàn)目標(biāo)的信念最終使得夢想真正得以實(shí)現(xiàn),。摩爾定律實(shí)際上是關(guān)于人們對未來的信念以及他們愿意投入精力促使其發(fā)生的意愿。這是一個關(guān)于人類（人性,，humanity）的了不起的宣言。

R.C.: 當(dāng)摩爾定律即將終結(jié),，會發(fā)生什么？

C.M.:我們最不想做的事就是在摩爾定律50周年的當(dāng)下充斥著一些關(guān)于它的即將結(jié)束的悲觀情緒,。事實(shí)上，針對晶體管的盲目發(fā)展更小的尺寸這條路的確是不會永遠(yuǎn)持續(xù)下去的,，但這并不意味著建設(shè)更復(fù)雜,，功能更強(qiáng)大的電子系統(tǒng)的時代即將結(jié)束。有很大數(shù)目的非常聰明的人們正在一刻不停地挑戰(zhàn)并推進(jìn)極限,。比如，有人正試圖將光學(xué)和電子元件集成在同一芯片上,，也就是所謂的硅光子學(xué)，而這還只處于起步的階段,。我的經(jīng)驗(yàn)是，當(dāng)你覺得在一條學(xué)習(xí)曲線上感到空氣稀薄,，在某處總會有一個突破口，但突破口永遠(yuǎn)不在你正在思考的位置,。我們永遠(yuǎn)無法明了，直到下一個令人激動的BIG thing真正發(fā)生,。但總會有一個它等在那。

最后是FinFET創(chuàng)始人,，UC Berkeley胡正明教授對于摩爾定律的觀點(diǎn)：

“我覺得半導(dǎo)體再發(fā)展一個世紀(jì)都是可以的。常常有些學(xué)生和年輕的工程師問我說,，我們這個半導(dǎo)體產(chǎn)業(yè)將來的前途怎么樣，不是摩爾定律要結(jié)束了嗎,？我跟他們說，會繼續(xù)下去,。原因很簡單，知道這個原因我想你大概就會同意我的想法,。

我們學(xué)校里面，又有化學(xué)家,，又有物理學(xué)家，他們都看到了高科技需要半導(dǎo)體,，他們也聽到了摩爾定律要結(jié)束了，所以他們過去十幾年都花了很多工夫都在想有什么辦法來取代半導(dǎo)體,。我有機(jī)會跟這些諾貝爾獎級化學(xué)教授、物理教授交流,，我知道他們在想什么，跟他們談過很多,，我可以說沒人能看到有其他任何東西可以取代半導(dǎo)體！但是他們看到很多可以幫半導(dǎo)體前進(jìn)的東西,。

既然不能夠取代半導(dǎo)體，剩下來的問題就是半導(dǎo)體給世界的好處,，是不是已經(jīng)走到盡頭了，還是說我們這個世界還需要半導(dǎo)體來做更多事情,？

我的答案是我們的世界一定還需要更多更多智慧器件，這些智慧器件只有半導(dǎo)體能夠在下個世紀(jì)給我們的世界,，數(shù)字革命只是剛剛開始，智慧器件和數(shù)字革命,，他們的基礎(chǔ)都是半導(dǎo)體，既然沒有其它的科技能夠取代半導(dǎo)體來做數(shù)字功能和智慧器件的基礎(chǔ)，那么我們這一行應(yīng)有一百年的遠(yuǎn)景,。 因?yàn)檫@個原因，我如果今天再重新選一行的話,，我還是會選這一行，因?yàn)槲矣X得它還有很大的前途,。

我覺得數(shù)字革命剛剛開始，世界的資源是有限的,，要改進(jìn)人類生活，一定要靠電子智慧,。 我們最近在想把一個新功能放在FinFET上面，它只要5個納米的新材料,，我算了一下，如果把所有晶片上都加5納米新材料的話,，每年一共只要 1000公斤材料,，就又可以有一場新的革命了,！

另一方面，摩爾定律所預(yù)言的指數(shù)增長到某個時間點(diǎn)必定會放緩,。公司為了掌握更高的市場份額、擊敗競爭對手,，必須要拼命把產(chǎn)品性能翻一番甚至翻兩番，這些都是可以理解的,，也正是他們的努力使得電子產(chǎn)業(yè)取得了如此的高速發(fā)展。然而，沒有哪一種指數(shù)增長是可以一直延續(xù)下去的,。很可能從某一個時間點(diǎn)開始，每兩年翻一番的速度就會放緩到每四年到五年翻一番,。 而那可能是個更好的結(jié)果——與其燦爛無比又一閃而逝,，穩(wěn)定而緩慢的增長顯然是更好的?！?/p>

二、More Moore or More Than Moore?

在上文中,，我們提到摩爾定律發(fā)展到特征尺寸5nm的時候，繼續(xù)簡單粗暴地縮小特征尺寸會變得很困難,。那么接下來集成電路該怎么辦？業(yè)界和學(xué)界給出的方案有三個大方向：“More Moore”,、”“More than Moore”、“Beyond CMOS”,。下面主要討論More Moore和More than Moore,，而Beyond CMOS的話題我們將會在第三篇文章里討論。

言歸正傳,，那為什么這樣三個大的方向到底是什么意思？

用這張圖就能更好的理解:

More Moore, More-than-Moore and Beyond CMOS

· “More Moore （深度摩爾）”做的是想辦法沿著摩爾定律的道路繼續(xù)往前推進(jìn),。

· “More than Moore （超越摩爾）”做的是發(fā)展在之前摩爾定律演進(jìn)過程中所未開發(fā)的部分。

· “Beyond CMOS （新器件）”做的是發(fā)明在硅基CMOS遇到物理極限時所能倚重的新型器件,。

1，More Moore （深度摩爾）

“More Moore”延續(xù)CMOS的整體思路,，在器件結(jié)構(gòu),、溝道材料,、連接導(dǎo)線,、高介質(zhì)金屬柵、架構(gòu)系統(tǒng),、制造工藝等等方面進(jìn)行創(chuàng)新研發(fā),，沿著摩爾定律一路scaling（每兩到三年左右,，晶體管的數(shù)目翻倍）,。

ITRS每年都會公布之后幾代制程的性能參數(shù)和Roadmap（roadmap就是大致哪一年做到22nm，哪一年做到10nm,，哪一年做到7nm的規(guī)劃。

然而,，More Moore會遇到漏電的問題。當(dāng)特征尺寸縮小到10nm的時候,，柵氧化層的厚度僅僅只有十個原子那么厚，在那個時候會產(chǎn)生諸多量子效應(yīng),，導(dǎo)致晶體管的特性難以控制，例如量子隧穿效應(yīng),。這些都導(dǎo)致晶體管漏電非常嚴(yán)重。在傳統(tǒng)的摩爾定律時代,，工藝制程進(jìn)化時對于晶體管的優(yōu)化主要在于性能方面,。Intel的執(zhí)行副總Bill Holt在ISSCC 2016的演講中提到,，在More Moore時代,，對于晶體管的優(yōu)化將從側(cè)重于性能提升轉(zhuǎn)向側(cè)重于減小漏電，即所謂的“由功耗驅(qū)動的制程進(jìn)化 (Power-Driven Technology Transition)”,。Intel和TSMC在先進(jìn)制程所使用的FinFET就是一個典型的例子。FinFET由于使用三維結(jié)構(gòu),，可以更好地控制漏電，但是晶體管的速度相比平面工藝并沒有多少提升,。下圖是魯汶天主教大學(xué)的Willy Sansen在ISSCC 2015演講中給出的晶體管截止頻率變化趨勢，從中可見從28nm平面工藝進(jìn)化到14nm FinFET工藝時,，晶體管直接頻率不升反降。

平面工藝與FinFET工藝晶體管截止頻率比較

2,，More than Moore （超越摩爾）

“More than Moore”側(cè)重于功能的多樣化，是由應(yīng)用需求驅(qū)動的,。之前集成電路產(chǎn)業(yè)一直延續(xù)摩爾定律而飛速發(fā)展，滿足了同時期人們對計(jì)算,、存儲的渴望與需求。大眾一提到芯片想到的就是CPU,、顯卡、英特爾,、英偉達(dá)、高通,，也可能會覺得德州儀器這樣名字的“山東某設(shè)備制造“公司應(yīng)該和芯片沒什么關(guān)系吧（純吐槽）,。

但是這個世界不是光光只有處理器啊,！像下圖所示,，一個系統(tǒng)（比如您的手機(jī)芯片組）還有很多其他部分的功能模塊,，這些橙色的部分還大有文章可做。

在一個異質(zhì)集成系統(tǒng)中集成利用More Moore提升性能的數(shù)字處理器／存儲模塊以及利用More than Moore提升性能的其他模塊

首先,，摩爾定律（主要是數(shù)字電路和存儲電路）切下了系統(tǒng)版圖的一角卻也留下了很大一塊的空白,。那些“空白”部分（比如模電以及后來興起的微機(jī)電等等）并不是把MOSFET作為單純的開關(guān)來用，也因此和數(shù)字電路不停地scaling的玩法不同,，當(dāng)這邊看上去快要玩完的時候那邊說不定還想大干一場呢。這就是More than Moore的第一重涵義：芯片系統(tǒng)性能的提升不再靠單純的暴力晶體管scaling,，而是更多地靠電路設(shè)計(jì)以及系統(tǒng)算法優(yōu)化。

其次,，上圖中黃色More than Moore的部分與More Moore部分的集成可以超越傳統(tǒng)的SoC方式。在傳統(tǒng)的SoC中,，所有模塊必須使用同一種工藝。SoC中的數(shù)字電路模塊會希望使用先進(jìn)制程以實(shí)現(xiàn)更好的集成度以及更高的性能,。然而,，對于射頻,、模擬以及混合信號模塊，先進(jìn)制程并不能帶來顯著的集成度和性能改善,。模擬電路的版圖設(shè)計(jì)必須考慮串?dāng)_的問題，而且往往是手工設(shè)計(jì)版圖,，因此先進(jìn)制程下的集成度改進(jìn)并非立竿見影。對于射頻電路,，由于往往要使用大尺寸的電感，在不同工藝下的集成度幾乎沒有變化,。這就導(dǎo)致射頻,、模擬以及混合信號模塊在先進(jìn)制程中的成本反而較高,。就性能而言，由于先進(jìn)制程的電源電壓會偏低,，晶體管輸出阻抗也會較小，模擬/射頻/模擬信號模塊的性能在先進(jìn)制程下反而可能更差,。例如晶體管的本征增益(Intrinsic Gain)在先進(jìn)制程下只有5左右,，因此放大器的設(shè)計(jì)變得困難,。另外在低電源電壓下,，模擬電路的線性度很難保證,。More than Moore的第二重涵義就是,，集成度的提高不一定要靠暴力地把更多模塊放到同一塊芯片上,，而是可以靠封裝技術(shù)來實(shí)現(xiàn)集成,。模擬/射頻/混合信號模塊等不需要最先進(jìn)工藝的模塊可以用較成熟且廉價的工藝實(shí)現(xiàn)（比如為模擬射頻工程師所喜聞樂見的0.18um/65nm）,，而數(shù)字模塊則可以由先進(jìn)工藝實(shí)現(xiàn),。不同模塊可以用封裝技術(shù)集成在同一封裝中，而模塊間的通訊則使用高速接口,。這種集成方式即異質(zhì)集成(heterogeneous integration)，是目前在工業(yè)界和學(xué)界都非?；鸬难芯糠较颉τ诜庋b技術(shù)，業(yè)界在力推TSV(Through Silicon Via)技術(shù),，即把多塊芯片用三維堆疊的形式放在一起，然后在不同的芯片間打通孔并制作銅連線,，使得芯片間可以經(jīng)由這些連線實(shí)現(xiàn)通信。TSMC則在推廣2.5D技術(shù)CoWoS (Chip-on-Wafer-on-Substrate) 和InFO (Integrated Fan-Out) ,，基本概念是把多塊芯片集成到同一塊載體(Interposer)并在載體上制作芯片間的連線。據(jù)說蘋果下一款產(chǎn)品iPhone7中的A10處理器就會使用TSMC的InFO技術(shù),。

當(dāng)這種封裝技術(shù)真正成熟后，Marvell創(chuàng)始人Sehat Sutardja在ISSCC 2015演講中提到的MoChi架構(gòu)就能真正實(shí)現(xiàn)：不同工藝生產(chǎn)的芯片像樂高積木一樣集成在封裝里并使用通用的高速接口通信,；當(dāng)需要一個新的模塊集成到系統(tǒng)中時只需要設(shè)計(jì)新的模塊芯片并改一下封裝即可，不再需要重新去設(shè)計(jì)并生產(chǎn)新的SoC,。

Marvell創(chuàng)始人Sehat Sutardja提出的MoChi異質(zhì)集成架構(gòu)

最后，也是最重要的,，隨著時代的發(fā)展,，人們對物聯(lián)網(wǎng),、生醫(yī)電子等等產(chǎn)業(yè)的期待和需求越來越大，也就是說,，消費(fèi)者除了對計(jì)算、存儲功能還對傳輸,、感測、智能化等功能的要求越來越高,。More than Moore的第三重涵義：芯片的主要賣點(diǎn)不僅僅是更高的性能,，更可以是一些有用的新功能,。

這意味著什么，這意味著商機(jī)啊,，意味著大筆大筆的錢啊。

比如

mm-Wave IC：現(xiàn)在大家常講的2G啊5G啊，現(xiàn)在直接上60G,，是不是很快！

Wireless power transmission：無線充電啊,，其實(shí)現(xiàn)在IC級的無線充電從工業(yè)界商用的角度來講效率還不算高，傳輸距離也還有很大的限制,，還有很大的發(fā)展空間啊,， 如果一款手機(jī)只要在有類似WiFi的地方就能自己充電你是不是會馬上沖出去買買買,！

Power converter for energy harvesting：不僅無線充電啊,，芯片還能自己從周圍環(huán)境吸收能量啊， 是不是吊炸天,！

生醫(yī)電子就不用講了，神馬吹口氣就能測癌癥的芯片啦,、一滴血就能檢艾滋的芯片啦、會放電刺激你大腦的芯片啦,、能在你血管里游來游去的微機(jī)電啦！（這方面還有很多很有意思的生醫(yī)芯片,，有機(jī)會再給大家詳細(xì)介紹）

等等等，這些例子都不是科幻想象,，都是有被具體流片實(shí)現(xiàn)驗(yàn)證的吶,！但是為毛我作為消費(fèi)者還沒有接觸到,！炸裂！

因?yàn)榘?，相對來說，這些技術(shù)或者還不夠成熟,、或者制造成本過高、或者仍不適合大量生產(chǎn)，還有很大的開發(fā)空間,，還需要很大的研發(fā)投入。所以,，業(yè)界學(xué)界就有很多人提出，別整天快到頭啦快到頭了的,，我們來玩More than Moore好不好，我們繼續(xù)賺大錢好不好（切,，大錢怎么會給你們硬件掙，都在人家互聯(lián)網(wǎng)公司好不好（純吐槽,，羨慕嫉妒沒有恨））。

上面介紹的“More than Moore”其實(shí)和去年臺積電張忠謀董事長“下一個發(fā)展亮點(diǎn)是互聯(lián)網(wǎng)”的觀點(diǎn)是一致的,。張忠謀說，摩爾定律分析,，半導(dǎo)體經(jīng)過數(shù)十年的發(fā)展就差不多“要死了”，就算還可以茍延殘喘個5,、6年,，難道接下來就沒有事情做了嗎,？

為半導(dǎo)體產(chǎn)業(yè)把脈，張忠謀提出3個發(fā)展方向,，

首先摩爾定律下包括射頻、輸入輸出控制等不需要高階制程的產(chǎn)品可以放在同一封裝上,，另外發(fā)展高階技術(shù)的產(chǎn)品，能將相同制程的不同產(chǎn)品一起封裝的先進(jìn)封裝技術(shù),，讓一顆芯片能整合更多功能,，更可以節(jié)省空間（也就是之前提到的TSMC力推的2.5D封裝）,。　　

第二,，物聯(lián)網(wǎng)有機(jī)會用到不同的傳感器，去執(zhí)行測量溫度,、偵測環(huán)境、感應(yīng)人體血壓等功能,，半導(dǎo)體公司也要必須跟上腳步,，掌握這些技術(shù),。

最后，他認(rèn)為未來的產(chǎn)品須要更佳的低功耗功能,，甚至功耗要求比智能手機(jī)低10倍，最好一周只充一次電,，這技術(shù)也將是半導(dǎo)體公司須要突破的。

總結(jié)：在未來,，繼續(xù)使用MOSFET器件的集成電路發(fā)展方向包括More Moore以及More than Moore。More Moore更激進(jìn)地縮小數(shù)字集成電路的特征尺寸,，但是器件優(yōu)化重心漸漸地從性能轉(zhuǎn)移到了功耗。More than Moore則在系統(tǒng)集成方式上創(chuàng)新,，系統(tǒng)性能提升不再靠單純的暴力晶體管特征尺寸縮小,，而是更多地靠電路設(shè)計(jì)以及系統(tǒng)算法優(yōu)化,。

三、Beyond CMOS

Beyond CMOS的主要思路就是發(fā)明制造一種或幾種“新型的開關(guān)”來處理信息,，以此來繼續(xù)CMOS未能完成之事。因此理想的這類器件需要具有高功能密度,、更高的性能提升,、更低的能耗,、可接受的制造成本、足夠穩(wěn)定以及適合大規(guī)模制造等等的特性,。

目前對于Beyond CMOS的研究是學(xué)界和業(yè)界的熱點(diǎn)之一，提出的方案也可謂百花齊放,。下面的綜述表格適合想深入了解或是做這方面研究的同學(xué)(友情提示,，以下部分適合吹水,，(有些方向)畢業(yè)&找工&投資有風(fēng)險，跳坑需謹(jǐn)慎)：

1.Tunneling FET (TFET)

TFET 主要應(yīng)用量子力學(xué)的隧穿原理,，直接穿越source和drain間的屏障而不是擴(kuò)散過去。
優(yōu)勢：

實(shí)現(xiàn)低Vdd（電源電壓）,、低功耗以及更好的次臨界擺幅

與CMOS工藝兼容

挑戰(zhàn)：

低飽和電流 

提高對內(nèi)部電場的柵極電壓控制度有難度 

界面態(tài)的問題（在傳送和接收端都需要足夠高界面密度來為載子提供能量充足的位置）

2.Nano-electro-mechanical Switch (NEMS)

MEMS的進(jìn)階版,，用上圖所示的懸梁臂來做為機(jī)械開關(guān),。
優(yōu)勢：

理論上可以做到為零的泄漏電流和亞閾值擺幅

對溫度的敏感度低

對電磁沖擊免疫

與CMOS工藝兼容

挑戰(zhàn)：

由于懸梁臂的機(jī)械動作帶來較低的開啟關(guān)閉速度 

納米級接觸的可靠性

表面力產(chǎn)生的突刺

受到隧穿效應(yīng)限制的比例縮放

高吸和電壓

3.Single Electron Transistor (SET)

柵端電壓控制穩(wěn)定狀態(tài)間的調(diào)諧,，實(shí)現(xiàn)“島”上單一電子的增或減,。
優(yōu)勢：

高速

高器件密度

高能效

可能帶來新奇的功能和應(yīng)用

與CMOS工藝兼容

挑戰(zhàn)：

尺寸與溫度的權(quán)衡

低增益

較大的閾值電壓變化

寄生電容

低輸出電流、高輸出阻抗

有限的扇出數(shù)

較低的抗噪聲能力

尚未完全成熟的制造工藝

4.Quantum Cellular Automata (QCA)量子元胞自動機(jī)

通過改變元胞編排結(jié)構(gòu)來表示二進(jìn)制,。
相鄰的元胞由于庫侖耦合效應(yīng)趨向于對齊一致,，從而實(shí)現(xiàn)信息的傳遞。

已有通過實(shí)驗(yàn)演示的半導(dǎo)體,、分子、磁性點(diǎn)類型的量子元胞自動機(jī)提供了低功耗,，新型信息處理方式,、傳輸機(jī)制,，以及多數(shù)決操作。

QCA 量子電路是未來實(shí)現(xiàn)量子計(jì)算機(jī)的技術(shù)之一,。

挑戰(zhàn)：

工作溫度的限制

在極端尺寸下的圖形構(gòu)造

5.Atomic Switch

原子開關(guān)基于兩電極間的金屬原子橋的形成與湮滅,，從而形成門（相當(dāng)于柵極）控開關(guān)模式。
優(yōu)勢：

高擴(kuò)展性

低操作電壓和能耗

作為記憶體的雙端器件應(yīng)用時,，與conductive-bridge RAM (CBRAM)類似

相對來說存在低制造成本的可能性

3D堆疊結(jié)構(gòu)

挑戰(zhàn)：

需要提高三端器件所具有的性能（速度、耐久度,、均勻度） 

穩(wěn)定性和高可變性需要被考量

速度由電極活性表面的離子輸運(yùn)和電化學(xué)反應(yīng)決定

需要對工作機(jī)制有更深入的了解

6.SpinFET

利用電子的自旋方向來攜帶信息。
相關(guān)技術(shù)也是未來實(shí)現(xiàn)量子計(jì)算機(jī)的技術(shù)之一,。
優(yōu)勢：

旋轉(zhuǎn)的自由度使額外的信號調(diào)制和控制成為可能

具有場效應(yīng)晶體管的結(jié)構(gòu)且與CMOS工藝兼容

理論上有更小的傳輸耗散

無揮發(fā)性

可編程性

挑戰(zhàn)：

磁性材料及其制造工藝

需要高效率的自旋注入和偵測來實(shí)現(xiàn)足夠多的開/關(guān)比例

自旋軌道間的柵極調(diào)制的強(qiáng)度

自旋弛豫及其壽命

7.Graphene FET 石墨烯FET

2D材料，蜂窩狀的單原子碳結(jié)構(gòu),。
優(yōu)勢：

高遷移率（有構(gòu)造更快速FET的潛力）

挑戰(zhàn)：

現(xiàn)有的研究都沒有實(shí)現(xiàn)電流飽和gds高內(nèi)在的電壓增益<0.4帶有電壓增益的電路結(jié)構(gòu)難以實(shí)現(xiàn)

石墨烯沒有帶隙（band gap）

開/關(guān)電流比欠佳不理想的開關(guān)

石墨烯材料的最重要的缺陷就是缺少帶隙，所以這方面也有各種各樣的研究嘗試,。

8.Carbon Nanotube FET 碳納米管FET

CNT是由石墨烯薄片卷起來的納米級直徑的圓管。
優(yōu)勢：

在RF電路中的應(yīng)用較有前景

在表面的一維輸運(yùn) 可實(shí)現(xiàn)極佳的溝道控制和高線性度（Id ~ Vgs）

由于較大的平均自由程CNT有地?zé)嵩肼曇约安僮髟赥Hz頻率的潛力

挑戰(zhàn)：

現(xiàn)有實(shí)現(xiàn)的高性能CNT內(nèi)是有金屬噴鍍的,，需要設(shè)法擺脫

一個碳納米管只能承載10至30 μA的電流，因此需要幾百個碳納米管來達(dá)到mA級別的漏端電流

已有的CNT FET amplifier with 11 dB gain at 1.3 GHz

大規(guī)模制造工藝仍有待發(fā)展

9.Nanowire FET

優(yōu)勢：

相比CMOS,，對載子/溝道有更好的控制

當(dāng)直徑很?。◣讉€納米）時，有一維（彈道）的傳輸效果

相比CMOS有大約4倍的速度提升

環(huán)形柵在高速器件中很有前景

挑戰(zhàn)：

可靠度和器件的可復(fù)制性

達(dá)到mA級別的電流需要很多單一器件的排列

仍未有RF應(yīng)用的實(shí)現(xiàn)

Beyond CMOS部分引用前文提到的華人科學(xué)家An Chen已發(fā)表的論文結(jié)論做一個小結(jié)：
根據(jù)時間上的狀態(tài)變量和開關(guān)裝置做的分類：

ERD組基于評價和調(diào)查,，對上述三大類新型邏輯器件在比例縮小能力、速度,、能效,、開關(guān)（1/0）比,、操作可靠性、室溫下性能,、CMOS工藝兼容性等方面的歸一化評估：
簡單地說單一射線上的數(shù)值越大越好,，最終所包圍的面積越大越好,。

另外，C. Carta等人在論文'Review of Advanced and Beyond CMOS FET Technologies for Radio Frequency Circuit Design'中給出了一些常見Beyond CMOS器件與經(jīng)典CMOS器件的比較,，摘錄如下：

最后用ITRS（國際半導(dǎo)體技術(shù)藍(lán)圖）公布的一份報告中的圖片作為總結(jié),。
注意看左右兩條長直線和中間的五個大層面。
偏左邊是已有的成熟技術(shù),，偏右邊是新型的信息制程技術(shù)。

最下層的狀態(tài)變量有從電子電荷向分子,、極化,、強(qiáng)電子相關(guān)態(tài)、自旋方向等方向發(fā)展的趨勢,。

第二層材料方面有從硅、碳,、宏觀分子材料、納米結(jié)構(gòu),、復(fù)合金屬氧化物等方向發(fā)展的趨勢。

第三層的器件結(jié)構(gòu)層級有從CMOS向分子器件,、自旋器件,、鐵磁性器件,、量子器件等方向發(fā)展的趨勢,。

第四層的數(shù)據(jù)載體有從模擬量,、數(shù)字量像模式量、量子位等方向發(fā)展的趨勢,。

第五層的計(jì)算機(jī)架構(gòu)有從馮－諾依曼架構(gòu)、多核架構(gòu)向可重構(gòu),、量子、形態(tài)學(xué)計(jì)算機(jī)等方向發(fā)展的趨勢,。

可見隨著新器件的涌現(xiàn)，新的更有效率的算法和系統(tǒng)結(jié)構(gòu)也將隨之誕生,。例如，在量子計(jì)算機(jī)可以高效率地使用量子退火算法來解機(jī)器學(xué)習(xí)訓(xùn)練中最關(guān)鍵的最優(yōu)化問題,。又例如,，在憶阻器（memoristor）真正成熟后,，可以在存儲器中直接對數(shù)據(jù)進(jìn)行操作，這樣新的計(jì)算機(jī)架構(gòu)就可以替代舊的馮－諾依曼架構(gòu)實(shí)現(xiàn)更有效率的計(jì)算,。Beyond CMOS帶來的不僅僅是電路性能的提升，還可能是整體系統(tǒng)架構(gòu)的更新并帶動新的應(yīng)用,，從而開創(chuàng)一個嶄新的信息時代。