1971年,，Intel發(fā)布了第一個(gè)處理器4004，它采用10微米工藝生產(chǎn),，僅包含2300多個(gè)晶體管,，而45年后的今天，Intel現(xiàn)在規(guī)模最大的是代號(hào)Knights Landing的新一代Xeon Phi處理器,，14nm工藝制造,，核心面積超過700mm2，擁有72億個(gè)晶體管,，具備驚人的76個(gè)x86核心,，搭配16GB MCDRAM緩存，現(xiàn)在的CPU能變得這么龐大當(dāng)然得歸功于半導(dǎo)體工藝的發(fā)展,。

14nm的Knights Landing處理器具備76個(gè)核心

對(duì)半導(dǎo)體工藝的掌握不僅影響CPU復(fù)雜度，還會(huì)影響公司的命運(yùn),。Intel的處理器已經(jīng)進(jìn)入14nm工藝節(jié)點(diǎn)了,，AMD的FX處理器還停留在32nm工藝上，要知道多年前AMD與Intel在半導(dǎo)體工藝上的差距可沒有現(xiàn)在這么大,，因?yàn)锳MD之前也是有自己的晶圓廠的,，工藝掌握在自己手中，現(xiàn)在已經(jīng)變成了無晶圓企業(yè),，工藝進(jìn)步需要依賴GlobalFoundries或者TSMC等代工廠,。今天我們的超能課堂就要來探討一下這個(gè)問題——先進(jìn)的半導(dǎo)體工藝到底能帶來什么影響呢？

從摩爾定律說開去

說到具體影響之前,，我們得先提一提主宰半導(dǎo)體發(fā)展的金科玉律——摩爾定律,。1965年仙童半導(dǎo)體公司的工程師戈登·摩爾撰文指出半導(dǎo)體電路集成的晶體管數(shù)量將每年增加一倍，性能提升一倍,，之后又修正為每?jī)赡暝黾右槐?，這就是著名的摩爾定律，而半導(dǎo)體工業(yè)的發(fā)展已經(jīng)符合摩爾定律超過半世紀(jì)了,，雖然近幾年有放緩跡象,，但是摩爾定律依然會(huì)持續(xù)下去。

Intel對(duì)半導(dǎo)體工藝的進(jìn)展預(yù)期

按照摩爾定律的發(fā)展趨勢(shì)，晶體管的柵極間距每?jī)赡陼?huì)縮小0.7倍,，在1971年推出的10μm處理器后,，經(jīng)歷了6μm、3μm,、1μm,、0.5μm、0.35μm,、0.25μm,、0.18μm、0.13μm,、90nm,、65nm、45nm,、32nm,、22nm還有現(xiàn)在最新的14nm，半導(dǎo)體工藝制程正在變得越來越小,，而這樣做有什么好處呢,？

優(yōu)點(diǎn)之一：制程越小就能塞下更多的晶體管,，成本下降

CPU的生產(chǎn)是需要經(jīng)過7個(gè)工序的，分別是：硅提純,，切割晶圓,，影印，蝕刻,，重復(fù),、分層，封裝,，測(cè)試,， 而當(dāng)中的蝕刻工序是CPU生產(chǎn)的重要工作，也是重頭技術(shù),，簡(jiǎn)單來說蝕刻就是用激光在硅晶圓制造晶體管的過程,，蝕刻這個(gè)過程是由光完成的，所以用于蝕刻的光的波長(zhǎng)就是該技術(shù)提升的關(guān)鍵,，它影響著在硅晶圓上蝕刻的最小尺寸,，也就是線寬。

現(xiàn)在半導(dǎo)體工藝上所說的多少nm工藝其實(shí)是指線寬,，也就是芯片上的最基本功能單位門電路的寬度,，因?yàn)閷?shí)際上門電路之間連線的寬度同門電路的寬度相同，所以線寬可以描述制造工藝,?？s小線寬意味著晶體管可以做得更小、更密集,，而且在相同的芯片復(fù)雜程度下可使用更小的晶圓,，于是成本降低了。

Intel不同制程工藝的成本、核心面積進(jìn)化路線圖

優(yōu)點(diǎn)之二：頻率更高,，電壓更低

更先進(jìn)半導(dǎo)體制造工藝另一個(gè)重要優(yōu)點(diǎn)就是可以提升工作頻率，縮減元件之間的間距之后,，晶體管之間的電容也會(huì)降低,，晶體管的開關(guān)頻率也得以提升，從而整個(gè)芯片的工作頻率就上去了,。

另外晶體管的尺寸縮小會(huì)減低它們的內(nèi)阻,，所需導(dǎo)通電壓會(huì)降低,，這代表著CPU的工作電壓會(huì)降低,，所以我們看到每一款新CPU核心，其電壓較前一代產(chǎn)品都有相應(yīng)降低,。另外CPU的動(dòng)態(tài)功耗損失是與電壓的平方成正比的,，工作電壓的降低，可使它們的功率也大幅度減小,。

工藝升級(jí)的障礙：漏電流

然而半導(dǎo)體工藝是不可能一直無下限的縮小制程的,，漏電流這個(gè)問題是當(dāng)中一個(gè)重要因素。在場(chǎng)效應(yīng)晶體管的門與通道之間是有一層絕緣的二氧化硅的,，作用就是防止漏電流的,，這個(gè)絕緣層越厚絕緣作用越好，然而隨著工藝的發(fā)展,，這個(gè)絕緣層的厚度被慢慢削減,，原本僅數(shù)個(gè)原子層厚的二氧化硅絕緣層會(huì)變得更薄進(jìn)而導(dǎo)致泄漏更多電流，隨后泄漏的電流又增加了芯片額外的功耗,。

傳統(tǒng)工藝制造的晶體管（左）與3D晶體管（右）模型對(duì)比,，黑色部分就是絕緣層

要解決漏電流這個(gè)問題,，繼續(xù)沿用以往的工藝是不可能的，2007年Intel在45nm這個(gè)節(jié)點(diǎn)就引入了HKMG工藝,，而在2011年Intel在22nm節(jié)點(diǎn)導(dǎo)入了3D晶體管也就是FinFET工藝,，它們都可以有效降低漏電率。

22nm 3D晶體管比32nm工藝大大降低了漏電流

在改善工藝的同時(shí)，科研人員很早就開始尋找新的半導(dǎo)體材料,，包括砷化鎵,、碳納米管甚至量子阱晶體管。2015年IBM及合作伙伴三星,、GlobalFoundries率先展示了7nm工藝芯片,，使用的就是硅鍺材料，使用這種材料的晶體管開關(guān)速度更快,，功耗更低,，而且密度更高，可以輕松實(shí)現(xiàn)200億晶體管,，晶體管密度比目前的硅基半導(dǎo)體高出一個(gè)量級(jí),。

工藝升級(jí)使功耗密度上升？

另外在2012年Intel發(fā)布22nm工藝的Ivy Bridge時(shí),，大家都發(fā)現(xiàn)這款處理器比上一代Sandy Bridge溫度要高相當(dāng)多，當(dāng)時(shí)有個(gè)解釋就是IVB的核心面積下降而晶體管密度上升,，因此功耗密度比SNB要高,，而接觸面積的減少使得散熱效率降低，這聽上去很有道理但是導(dǎo)致IVB高溫的原因并不是這個(gè),。

SNB上使用的一直是fluxless solder（無釬劑焊料）,，而IVB上改用了TIM膏（類似硅脂），這二者的導(dǎo)熱系數(shù)明顯不同,，前者可達(dá)80 W/mK,，而TIM膏只有5 W/mK，不少外媒對(duì)IVB處理器進(jìn)行了開蓋測(cè)試,，更換導(dǎo)熱系數(shù)更高的液態(tài)金屬散熱膏后溫度會(huì)下降15-20℃之多,。所以更先進(jìn)的工藝會(huì)使功耗密度上升這個(gè)未必是成立的。

總結(jié)：

半導(dǎo)體工藝是決定各種集成電路性能,、功耗的關(guān)鍵,，這篇課堂中我們簡(jiǎn)單介紹了先進(jìn)工藝帶來的兩大好處——晶體管密度提升從而降低了成本，其次就是晶體管頻率提高,，性能提升而功耗降低,。但是半導(dǎo)體工藝發(fā)展到現(xiàn)在已經(jīng)接近10nm，再往下工藝升級(jí)的困難越來越大,，科技公司迫切需要尋找新的材料,、技術(shù)來突破障礙。在這一點(diǎn)上,，Intel已經(jīng)表達(dá)了他們的自信,，表示7nm節(jié)點(diǎn)上公司將重回摩爾定律正軌，保持2年升級(jí)一次工藝的節(jié)奏,。

關(guān)注超能網(wǎng)微信公眾號(hào)exp2006,，原創(chuàng)科技資訊精彩不斷。