隨著高速電路的不斷涌現(xiàn),，PCB板的復(fù)雜度也越來(lái)越高,，為了避免電氣因素的干擾，信號(hào)層和電源層必須分離,，所以就牽涉到多層PCB的設(shè)計(jì),。在多層板的設(shè)計(jì) 中，對(duì)于疊層的安排顯得尤為重要,。一個(gè)好的疊層設(shè)計(jì)方案將會(huì)大大減小EMI及串?dāng)_的影響,，在下面的討論中，我們將具體分析疊層設(shè)計(jì)如何影響高速電路的電氣 性能,。

一．多層板和鋪銅層(Plane)
    多層板在設(shè)計(jì)中和普通的PCB板相比,，除了添加了必要的信號(hào)走線層之外，最重要的是安排了獨(dú)立的電源和地層(鋪銅層),。在高速數(shù)字電路系統(tǒng)中,，使用電源和地層來(lái)代替以前的電源和地總線的優(yōu)點(diǎn)主要在于：

1. 為數(shù)字信號(hào)的變換提供一個(gè)穩(wěn)定的參考電壓,。
2. 均勻地將電源同時(shí)加在每個(gè)邏輯器件上
3. 有效地抑制信號(hào)之間的串?dāng)_

    原因在于，使用大面積鋪銅作為電源和地層大大減小了電源和地的電阻,，使得電源層上的電壓很均勻平穩(wěn),，而且可以保證每根信號(hào)線都有很近的地平面相對(duì)應(yīng)，這同 時(shí)減小了信號(hào)線的特征阻抗,，對(duì)有效地較少串?dāng)_也非常有利,。所以，對(duì)于某些高端的高速電路設(shè)計(jì),，已經(jīng)明確規(guī)定一定要使用6層(或以上的)的疊層方案,，如 Intel對(duì)PC133內(nèi)存模塊PCB板的要求。這主要就是考慮到多層板在電氣特性,，以及對(duì)電磁輻射的抑制,，甚至在抵抗物理機(jī)械損傷的能力上都明顯優(yōu)于低 層數(shù)的PCB板。
    如果從成本的因素考慮,，也并不是層數(shù)越多價(jià)格越貴,，因?yàn)镻CB板的成本除了和層數(shù)有關(guān)外，還和單位面積走線的密度有關(guān),，在降低了層數(shù)后,，走線的空間必然減 小，從而增大了走線的密度,，甚至不得不通過(guò)減小線寬,，縮短間距來(lái)達(dá)到設(shè)計(jì)要求，往往這些造成的成本增加反而有可能會(huì)超過(guò)減少疊層而降低的成本,，再加上電氣 性能的變差,，這種做法經(jīng)常會(huì)適得其反。所以對(duì)于設(shè)計(jì)者來(lái)說(shuō),，一定要做到全方面的考慮,。

二．高頻下地平面層對(duì)信號(hào)的影響
    如果我們將PCB的微帶布線作為一個(gè)傳輸線模型來(lái)看，那么地平面層也可以看成是傳輸線的一部分,，這里可以用“回路”的概念來(lái)代替“地”的概念,，地鋪銅層其 實(shí)是信號(hào)線的回流通路。電源層和地層通過(guò)大量的去耦電容相連,，在交流情況下,，電源層和地層可以看成是等價(jià)的。在低頻和高頻下電流回路有什么不同呢?從下圖 中我們可以看出來(lái),，在低頻下,，電流是沿電阻最小的路徑流回,，而在高頻情況下,，電流是沿著電感最小的回路流回,，也是阻抗最小的路徑，表現(xiàn)為回路電流集中分布 在信號(hào)走線的正下方,。
 
    高頻下,，當(dāng)一條導(dǎo)線直接在接地層上布置時(shí)，即使存在更短的回路,，回路電流也要直接從始發(fā)信號(hào)路徑下的布線層流回信號(hào)源,，這條路徑具有最小阻抗，即電感最小和電容最大,。這種靠大電容耦合抑制電場(chǎng),，靠小電感耦合抑制磁場(chǎng)來(lái)維持低電抗的方法稱為自屏蔽。
    下面這個(gè)公式反映了信號(hào)線下方回流路徑上的電流密度隨各種條件而變化的規(guī)律：
 
 
    從公式中可以得出結(jié)論：在電流回路上,，離信號(hào)線越近的位置,，電流的密度越大，這種情況下整個(gè)回路的面積最小,，因而電感也最小,。同時(shí)可以想象，信號(hào)線和回路 如果離的很近,，兩者電流大小近似相等,，方向相反，在外部空間產(chǎn)生的磁場(chǎng)可以相互抵消,，因此對(duì)外界的EMI也很小,。所以，在疊層設(shè)置時(shí)最好保證每個(gè)信號(hào)走線 層都有很近的地平面層相對(duì)應(yīng),。
    現(xiàn)在考慮地平面上的串?dāng)_問(wèn)題,，在高頻數(shù)字電路中，造成串?dāng)_的主要原因是電感耦合的結(jié)果,。從上面回路電流密度分布的公式看出,，當(dāng)幾個(gè)信號(hào)線離的比較近的時(shí) 候，相互的回路電流會(huì)產(chǎn)生交疊,，這時(shí)候兩者之間的磁場(chǎng)必然相互干擾,，從而產(chǎn)生串?dāng)_噪聲。串?dāng)_電壓的大小和信號(hào)線之間的距離D,，地平面的高度H以及系數(shù)K有 關(guān),，見(jiàn)下圖：
 
    式中K與信號(hào)的上升時(shí)間以及相互干擾的信號(hào)線的長(zhǎng)度有關(guān)。對(duì)于疊層設(shè)置來(lái)說(shuō),，無(wú)疑拉近信號(hào)層和地層的距離將會(huì)有效的減少地平面的串?dāng)_,。
    在實(shí)際PCB布線時(shí)經(jīng)常會(huì)遇到這樣一個(gè)問(wèn)題，就是在對(duì)電源和地層進(jìn)行鋪銅時(shí)，如果不注意,，可能會(huì)在鋪銅區(qū)里出現(xiàn)一個(gè)隔離的槽,，這一情況往往是由于過(guò)孔過(guò) 密，或者過(guò)孔的隔離區(qū)設(shè)計(jì)不合理造成的(如圖),。后果是減慢了上升時(shí)間,，增加了回路面積，從而導(dǎo)致電感的增大,，容易產(chǎn)生不必要的串?dāng)_和EMI,，我們要避免 發(fā)生這種現(xiàn)象。
 
因?yàn)榛芈冯娏骼@道而增大的電感大致可以表示為：
L=5Dln(D/W)
D代表信號(hào)線到斷槽最近端的垂直距離,，W是指走線的線寬,。

三．幾種典型的疊層方案及分析
    了解了上述基本知識(shí)，我們可以得出相應(yīng)的疊層設(shè)計(jì)方案,?？傮w來(lái)說(shuō)，盡量遵循以下幾方面的規(guī)則：

1. 鋪銅層最好要成對(duì)設(shè)置,，比如六層板的2,，5或者3，4層要一起鋪銅,，這是考慮到工藝上平衡結(jié)構(gòu)的要求,，因?yàn)椴黄胶獾匿併~層可能會(huì)導(dǎo)致PCB板的翹曲變形。
2. 信號(hào)層和鋪銅層要間隔放置,，最好每個(gè)信號(hào)層都能和至少和一個(gè)鋪銅層緊鄰,。
3. 縮短電源和地層的距離，有利于電源的穩(wěn)定和減少EMI,。
4. 在很高速的情況下,，可以加入多余的地層來(lái)隔離信號(hào)層，但建議不要多加電源層來(lái)隔離,，這樣可能造成不必要的噪聲干擾,。

    但實(shí)際情況是，上述談到的各種因素不可能同時(shí)滿足,，這時(shí)我們就要考慮一種相對(duì)來(lái)說(shuō)比較合理的解決辦法,。下面就分析幾種典型的疊層設(shè)計(jì)方案：
    首先分析四層板的疊層設(shè)計(jì)。一般來(lái)說(shuō),，對(duì)于較復(fù)雜的高速電路,，最好不采用4層板，因?yàn)樗嬖谌舾刹环€(wěn)定因素,，無(wú)論從物理上還是電氣特性上,。如果一定要進(jìn)行四層板設(shè)計(jì),，則可以考慮設(shè)置為：電源-信號(hào)-信號(hào)-地，還有一種更好的方案是：外面兩層均走地層,，內(nèi)部
兩層走電源和信號(hào)線,，這種方案是四層板設(shè)計(jì)的最佳疊層方案，對(duì)EMI有極好的抑制作用,，同時(shí)對(duì)降低信號(hào)線阻抗也非常有利，但這樣布線空間較小,，對(duì)于布線密度較大的板子顯得比較困難,。
    下面重點(diǎn)討論一下六層板的疊層設(shè)計(jì)，現(xiàn)在很多電路板都采用6層板技術(shù),，比如內(nèi)存模塊PCB板的設(shè)計(jì),，大部份都采用6層板(高容量的內(nèi)存模塊可能采用10層板)。最常規(guī)的6層板疊層是這樣安排的：信號(hào)-地-信號(hào)-信號(hào)-電源-信號(hào),，從阻抗控制的觀點(diǎn)來(lái)講,，這樣安排是合理的，但由于電源離地平面較遠(yuǎn),，對(duì)較小共模EMI的輻射效果不是很好,。如果改將鋪銅區(qū)放在3和4層，則又會(huì)造成較差的信號(hào)阻抗控制及較強(qiáng)的差模EMI等不良問(wèn)題,。還有一種添加地平面層的方案,，布局為：信號(hào)-地-信號(hào)-電源-地-信號(hào)， 這樣無(wú)論從阻抗控制還是從降低EMI的角度來(lái)說(shuō),，都能實(shí)現(xiàn)高速信號(hào)完整性設(shè)計(jì)所需要的環(huán)境,。但不足之處是層的堆疊不平衡，第三層是信號(hào)走線層,，但對(duì)應(yīng)的第 四層卻是大面積鋪銅的電源層,，這在PCB工藝制造上可能會(huì)遇到一點(diǎn)問(wèn)題，在設(shè)計(jì)的時(shí)候可以將第三層所有空白區(qū)域鋪銅來(lái)達(dá)到近似平衡結(jié)構(gòu)的效果,。
    更復(fù)雜的電路實(shí)現(xiàn)需要使用十層板的技術(shù),，十層的PCB板絕緣介質(zhì)層很薄，信號(hào)層可以離地平面很近,，這樣就非常好的控制了層間的阻抗變化,，一般只要不出現(xiàn)嚴(yán) 重的疊層設(shè)計(jì)錯(cuò)誤，設(shè)計(jì)者都能較容易地完成高質(zhì)量的高速電路板設(shè)計(jì),。如果走線非常復(fù)雜,，需要更多的走線層，我們可以將疊層設(shè)置為：信號(hào)-信號(hào)-地-信號(hào)-信號(hào)-信號(hào)-信號(hào)-電源-信號(hào)-信號(hào),，當(dāng)然這種情況不是我們最理想的,，我們要求信號(hào)走線能在少量的層布完，而是用多余的地層來(lái)隔離其它信號(hào)層，所以更通常的疊層方案是：信號(hào)-地-信號(hào)-信號(hào)-電源-地-信號(hào)-信號(hào)-地-信號(hào),， 可以看到,，這里使用了三層地平面層，而只用了一層電源(我們只考慮單電源的情況),。這是因?yàn)?，雖然電源層在阻抗控制上的效果和地平面層一樣，但電源層上的 電壓受干擾較大,，存在較多的高階諧波,，對(duì)外界的EMI也強(qiáng)，所以和信號(hào)走線層一樣,，是最好被地平面屏蔽起來(lái)的,。同時(shí)，如果使用多余的電源層來(lái)隔離,，回路電 流將不得不通過(guò)去耦電容來(lái)實(shí)現(xiàn)從地平面到電源平面的轉(zhuǎn)換,，這樣，在去耦電容上過(guò)多的壓降會(huì)產(chǎn)生不必要的噪聲影響,。

四．總結(jié)
    上面僅僅討論了在PCB疊層設(shè)計(jì)時(shí)會(huì)遇到的部分問(wèn)題,，具體應(yīng)視實(shí)際情況而定，在能力范圍內(nèi),，經(jīng)常還要兼顧信號(hào)質(zhì)量與成本,。在依照上面所闡述的理論原則來(lái)進(jìn) 行疊層方案的設(shè)計(jì)的同時(shí)，我們還需要考慮一些其它的布線原則來(lái)配合,，比如每一層走線的方向,，信號(hào)層電源線寬的定義，以及去耦電容的擺放等等,。只有綜合考慮 各方面的因素,，才能最終設(shè)計(jì)出一塊性能較好的電路板。